Interesting memtest finally.
authorRon Dreslinski <rdreslin@umich.edu>
Wed, 11 Oct 2006 05:18:20 +0000 (01:18 -0400)
committerRon Dreslinski <rdreslin@umich.edu>
Wed, 11 Oct 2006 05:18:20 +0000 (01:18 -0400)
Get over 500,000 reads on each of 8 testers before memory leak becomes large.

tests/configs/memtest.py:
    Update test to be more interesting

--HG--
extra : convert_revision : 4258b798fbeeed2a376f1bfac100a109eb05620e

tests/configs/memtest.py

index 17992976cb3cab87dd365965bca82a26e62d139f..116e71af64afda1a44d5510a11e94a7633b19a5f 100644 (file)
@@ -53,14 +53,14 @@ class L2(BaseCache):
 
 #MAX CORES IS 8 with the fals sharing method
 nb_cores = 8
-cpus = [ MemTest(max_loads=1e12, percent_uncacheable=0) for i in xrange(nb_cores) ]
+cpus = [ MemTest(max_loads=1e12, percent_uncacheable=0, progress_interval=1000) for i in xrange(nb_cores) ]
 
 # system simulated
 system = System(cpu = cpus, funcmem = PhysicalMemory(),
-                physmem = PhysicalMemory(), membus = Bus())
+                physmem = PhysicalMemory(), membus = Bus(clock="500GHz", width=16))
 
 # l2cache & bus
-system.toL2Bus = Bus()
+system.toL2Bus = Bus(clock="500GHz", width=16)
 system.l2c = L2(size='64kB', assoc=8)
 system.l2c.cpu_side = system.toL2Bus.port
 
@@ -90,4 +90,6 @@ system.physmem.port = system.membus.port
 
 root = Root( system = system )
 root.system.mem_mode = 'timing'
-root.trace.flags="Cache"
+#root.trace.flags="Cache CachePort Bus"
+#root.trace.cycle=3810800
+