[Patch AArch64] Fix types for some multiply instructions.
authorJames Greenhalgh <james.greenhalgh@arm.com>
Fri, 6 Sep 2013 13:42:12 +0000 (13:42 +0000)
committerJames Greenhalgh <jgreenhalgh@gcc.gnu.org>
Fri, 6 Sep 2013 13:42:12 +0000 (13:42 +0000)
gcc/
* config/aarch64/aarch64.md
(*madd<mode>): Fix type attribute.
(*maddsi_uxtw): Likewise.
(*msub<mode>): Likewise.
(*msubsi_uxtw): Likewise.
(<su_optab>maddsidi4): Likewise.
(<su_optab>msubsidi4): Likewise.

From-SVN: r202330

gcc/ChangeLog
gcc/config/aarch64/aarch64.md

index 6df6ca4553298a64af0ad3713af718f7e41aadbd..5ca963265230518364594b023ac6fc3d0bcb041f 100644 (file)
@@ -1,3 +1,13 @@
+2013-09-06  James Greenhalgh  <james.greenhalgh@arm.com>
+
+       * config/aarch64/aarch64.md
+       (*madd<mode>): Fix type attribute.
+       (*maddsi_uxtw): Likewise.
+       (*msub<mode>): Likewise.
+       (*msubsi_uxtw): Likewise.
+       (<su_optab>maddsidi4): Likewise.
+       (<su_optab>msubsidi4): Likewise.
+
 2013-09-06  James Greenhalgh  <james.greenhalgh@arm.com>
 
        * config/arm/types.md: Split fdiv<sd> as fsqrt<sd>, fdiv<sd>.
index ded37efb4c86130af8dd82db66d50cc227bfeff0..e28764da5dd608259098d3150783e6eacd09be27 100644 (file)
   ""
   "madd\\t%<w>0, %<w>1, %<w>2, %<w>3"
   [(set_attr "v8type" "madd")
-   (set_attr "type" "mul")
+   (set_attr "type" "mla")
    (set_attr "mode" "<MODE>")]
 )
 
   ""
   "madd\\t%w0, %w1, %w2, %w3"
   [(set_attr "v8type" "madd")
-   (set_attr "type" "mul")
+   (set_attr "type" "mla")
    (set_attr "mode" "SI")]
 )
 
   ""
   "msub\\t%<w>0, %<w>1, %<w>2, %<w>3"
   [(set_attr "v8type" "madd")
-   (set_attr "type" "mul")
+   (set_attr "type" "mla")
    (set_attr "mode" "<MODE>")]
 )
 
   ""
   "msub\\t%w0, %w1, %w2, %w3"
   [(set_attr "v8type" "madd")
-   (set_attr "type" "mul")
+   (set_attr "type" "mla")
    (set_attr "mode" "SI")]
 )
 
   ""
   "<su>maddl\\t%0, %w1, %w2, %3"
   [(set_attr "v8type" "maddl")
-   (set_attr "type" "mul")
+   (set_attr "type" "<su>mlal")
    (set_attr "mode" "DI")]
 )
 
   ""
   "<su>msubl\\t%0, %w1, %w2, %3"
   [(set_attr "v8type" "maddl")
-   (set_attr "type" "mul")
+   (set_attr "type" "<su>mlal")
    (set_attr "mode" "DI")]
 )