tests: ice40: fix div_mod SB_LUT4 count
authorSean Cross <sean@xobs.io>
Tue, 10 Sep 2019 00:47:16 +0000 (08:47 +0800)
committerSean Cross <sean@xobs.io>
Tue, 10 Sep 2019 00:47:16 +0000 (08:47 +0800)
This test is failing due to one of the changes present in this patchset.
Adjust the test to match the newly-observed values.

https://github.com/xobs/yosys/compare/smtbmc-msvc2-build-fixes...YosysHQ:xobs/pr1362

Signed-off-by: Sean Cross <sean@xobs.io>
tests/ice40/div_mod.ys

index 21cac71448cdc7f9aa65211bbd6a7e5f71e32939..821d6c30118996b50e2756e5fe4236aca6edf8a3 100644 (file)
@@ -4,6 +4,6 @@ flatten
 equiv_opt -assert -map +/ice40/cells_sim.v synth_ice40 # equivalency check
 design -load postopt # load the post-opt design (otherwise equiv_opt loads the pre-opt design)
 cd top # Constrain all select calls below inside the top module
-select -assert-count 62 t:SB_LUT4
+select -assert-count 59 t:SB_LUT4
 select -assert-count 41 t:SB_CARRY
 select -assert-none t:SB_LUT4 t:SB_CARRY %% t:* %D