Add non exclusive test
authorEddie Hung <eddie@fpgeh.com>
Thu, 6 Jun 2019 19:44:06 +0000 (12:44 -0700)
committerEddie Hung <eddie@fpgeh.com>
Thu, 6 Jun 2019 19:44:06 +0000 (12:44 -0700)
tests/various/muxpack.v
tests/various/muxpack.ys

index c2c2537a0c90900a090a84aeff1d4545a3dd060c..e847fef27bf8a9c4ffc3c1e10ed2dd01af894dfb 100644 (file)
@@ -64,4 +64,24 @@ always @* begin
 end
 endmodule
 
+module mux_if_unbal_4_1_nonexcl #(parameter N=4, parameter W=1) (input [N*W-1:0] i, input [$clog2(N)-1:0] s, output reg [W-1:0] o);
+always @*
+    if (s == 0) o <= i[0*W+:W];
+    else if (s == 1) o <= i[1*W+:W];
+    else if (s == 2) o <= i[2*W+:W];
+    else if (s == 3) o <= i[3*W+:W];
+       else if (s == 0) o <= {W{1'b0}};
+    else o <= {W{1'bx}};
+endmodule
 
+module mux_if_unbal_5_3_nonexcl #(parameter N=4, parameter W=1) (input [N*W-1:0] i, input [$clog2(N)-1:0] s, output reg [W-1:0] o);
+always @* begin
+    o <= {W{1'bx}};
+    if (s == 0) o <= i[0*W+:W];
+    if (s == 1) o <= i[1*W+:W];
+    if (s == 2) o <= i[2*W+:W];
+    if (s == 3) o <= i[3*W+:W];
+    if (s == 4) o <= i[4*W+:W];
+       if (s == 0) o <= i[2*W+:W];
+end
+endmodule
index a967ddfef2f446c5047066fbaa46595db6072653..178860b882cb7478b515867d6100ad0d57a1da45 100644 (file)
@@ -6,6 +6,7 @@ design -save gold
 muxpack
 opt
 stat
+select -assert-count 0 t:$mux
 select -assert-count 1 t:$pmux
 design -stash gate
 design -import gold -as gold
@@ -20,6 +21,7 @@ design -save gold
 muxpack
 opt
 stat
+select -assert-count 0 t:$mux
 select -assert-count 1 t:$pmux
 design -stash gate
 design -import gold -as gold
@@ -34,6 +36,7 @@ design -save gold
 muxpack
 opt
 stat
+select -assert-count 0 t:$mux
 select -assert-count 1 t:$pmux
 design -stash gate
 design -import gold -as gold
@@ -48,6 +51,7 @@ design -save gold
 muxpack
 opt
 stat
+select -assert-count 0 t:$mux
 select -assert-count 2 t:$pmux
 design -stash gate
 design -import gold -as gold
@@ -62,6 +66,7 @@ design -save gold
 muxpack
 opt
 stat
+select -assert-count 0 t:$mux
 select -assert-count 1 t:$pmux
 design -stash gate
 design -import gold -as gold
@@ -76,6 +81,37 @@ design -save gold
 muxpack
 opt
 stat
+select -assert-count 0 t:$mux
+select -assert-count 1 t:$pmux
+design -stash gate
+design -import gold -as gold
+design -import gate -as gate
+miter -equiv -flatten -make_assert -make_outputs gold gate miter
+sat -verify -prove-asserts -show-ports miter
+
+design -load read
+hierarchy -top mux_if_unbal_4_1_nonexcl
+prep
+design -save gold
+muxpack
+opt
+stat
+select -assert-count 0 t:$mux
+select -assert-count 1 t:$pmux
+design -stash gate
+design -import gold -as gold
+design -import gate -as gate
+miter -equiv -flatten -make_assert -make_outputs gold gate miter
+sat -verify -prove-asserts -show-ports miter
+
+design -load read
+hierarchy -top mux_if_unbal_5_3_nonexcl
+prep
+design -save gold
+muxpack
+opt
+stat
+select -assert-count 0 t:$mux
 select -assert-count 1 t:$pmux
 design -stash gate
 design -import gold -as gold