synth_gatemate: Remove specify blocks

diff --git a/techlibs/gatemate/cells_sim.v b/techlibs/gatemate/cells_sim.v
index 9b62ea6ee6fe76df2b6c159a5433be8aab5e095d..90b795d9d38415cf16e567b1487dc83209b86ea1 100644 (file)
--- a/techlibs/gatemate/cells_sim.v
+++ b/techlibs/gatemate/cells_sim.v
@@ -36,9 +36,6 @@ module CC_IBUF #(
 );\r
        assign Y = I;\r
 \r
-       specify\r
-               (I => Y) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -57,9 +54,6 @@ module CC_OBUF #(
 );\r
        assign O = A;\r
 \r
-       specify\r
-               (A => O) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -81,10 +75,6 @@ module CC_TOBUF #(
 );\r
        assign O = T ? 1'bz : A;\r
 \r
-       specify\r
-               (A => O) = (0:0:0, 0:0:0);\r
-               (T => O) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -111,10 +101,6 @@ module CC_IOBUF #(
        assign IO = T ? 1'bz : A;\r
        assign Y = IO;\r
 \r
-       specify\r
-               (A => Y) = (0:0:0, 0:0:0);\r
-               (T => Y) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -133,10 +119,6 @@ module CC_LVDS_IBUF #(
 );\r
        assign Y = IP;\r
 \r
-       specify\r
-               (IP => Y) = (0:0:0, 0:0:0);\r
-               (IN => Y) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -156,10 +138,6 @@ module CC_LVDS_OBUF #(
        assign OP = A;\r
        assign ON = ~A;\r
 \r
-       specify\r
-               (A => OP) = (0:0:0, 0:0:0);\r
-               (A => ON) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -179,12 +157,6 @@ module CC_LVDS_TOBUF #(
        assign OP = T ? 1'bz :  A;\r
        assign ON = T ? 1'bz : ~A;\r
 \r
-       specify\r
-               (A => OP) = (0:0:0, 0:0:0);\r
-               (A => OP) = (0:0:0, 0:0:0);\r
-               (A => ON) = (0:0:0, 0:0:0);\r
-               (A => ON) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -209,16 +181,6 @@ module CC_LVDS_IOBUF #(
        assign ION = T ? 1'bz : ~A;\r
        assign Y = IOP;\r
 \r
-       specify\r
-               (A => Y)   = (0:0:0, 0:0:0);\r
-               (A => IOP) = (0:0:0, 0:0:0);\r
-               (A => ION) = (0:0:0, 0:0:0);\r
-               (T => Y)   = (0:0:0, 0:0:0);\r
-               (T => IOP) = (0:0:0, 0:0:0);\r
-               (T => ION) = (0:0:0, 0:0:0);\r
-               (IOP => Y) = (0:0:0, 0:0:0);\r
-               (ION => Y) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -346,9 +308,6 @@ module CC_LUT1 (
 \r
        assign O = I0 ? INIT[1] : INIT[0];\r
 \r
-       specify\r
-               (I0 => O) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -361,10 +320,6 @@ module CC_LUT2 (
        wire [1:0] s1 = I1 ? INIT[3:2] : INIT[1:0];\r
        assign O = I0 ? s1[1] : s1[0];\r
 \r
-       specify\r
-               (I0 => O) = (0:0:0, 0:0:0);\r
-               (I1 => O) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -378,11 +333,6 @@ module CC_LUT3 (
        wire [1:0] s1 = I1 ? s2[3:2] : s2[1:0];\r
        assign O = I0 ? s1[1] : s1[0];\r
 \r
-       specify\r
-               (I0 => O) = (0:0:0, 0:0:0);\r
-               (I1 => O) = (0:0:0, 0:0:0);\r
-               (I2 => O) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -397,12 +347,6 @@ module CC_LUT4 (
        wire [1:0] s1 = I1 ? s2[3:2] : s2[1:0];\r
        assign O = I0 ? s1[1] : s1[0];\r
 \r
-       specify\r
-               (I0 => O) = (0:0:0, 0:0:0);\r
-               (I1 => O) = (0:0:0, 0:0:0);\r
-               (I2 => O) = (0:0:0, 0:0:0);\r
-               (I3 => O) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -413,11 +357,6 @@ module CC_MX2 (
 );\r
        assign Y = S0 ? D1 : D0;\r
 \r
-       specify\r
-               (D0 => Y) = (0:0:0, 0:0:0);\r
-               (D1 => Y) = (0:0:0, 0:0:0);\r
-               (S0 => Y) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -429,14 +368,6 @@ module CC_MX4 (
        assign Y = S1 ? (S0 ? D3 : D2) :\r
                                        (S0 ? D1 : D0);\r
 \r
-       specify\r
-               (D0 => Y) = (0:0:0, 0:0:0);\r
-               (D1 => Y) = (0:0:0, 0:0:0);\r
-               (D2 => Y) = (0:0:0, 0:0:0);\r
-               (D3 => Y) = (0:0:0, 0:0:0);\r
-               (S0 => Y) = (0:0:0, 0:0:0);\r
-               (S1 => Y) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -451,18 +382,6 @@ module CC_MX8 (
                                        (S1 ? (S0 ? D3 : D2) :\r
                                                  (S0 ? D1 : D0));\r
 \r
-       specify\r
-               (D0 => Y) = (0:0:0, 0:0:0);\r
-               (D1 => Y) = (0:0:0, 0:0:0);\r
-               (D2 => Y) = (0:0:0, 0:0:0);\r
-               (D3 => Y) = (0:0:0, 0:0:0);\r
-               (D4 => Y) = (0:0:0, 0:0:0);\r
-               (D5 => Y) = (0:0:0, 0:0:0);\r
-               (D6 => Y) = (0:0:0, 0:0:0);\r
-               (D7 => Y) = (0:0:0, 0:0:0);\r
-               (S0 => Y) = (0:0:0, 0:0:0);\r
-               (S1 => Y) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -472,14 +391,6 @@ module CC_ADDF (
 );\r
        assign {CO, S} = A + B + CI;\r
 \r
-       specify\r
-               (A => S)   = (0:0:0, 0:0:0);\r
-               (B => S)   = (0:0:0, 0:0:0);\r
-               (CI => S)  = (0:0:0, 0:0:0);\r
-               (A => CO)  = (0:0:0, 0:0:0);\r
-               (B => CO)  = (0:0:0, 0:0:0);\r
-               (CI => CO) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r
@@ -506,9 +417,6 @@ module CC_BUFG (
 );\r
        assign O = I;\r
 \r
-       specify\r
-               (I => O) = (0:0:0, 0:0:0);\r
-       endspecify\r
 endmodule\r
 \r
 \r