Check latches type one by one
authorMiodrag Milanovic <mmicko@gmail.com>
Fri, 4 Oct 2019 08:31:51 +0000 (10:31 +0200)
committerMiodrag Milanovic <mmicko@gmail.com>
Fri, 4 Oct 2019 08:31:51 +0000 (10:31 +0200)
tests/ecp5/latches.v
tests/ecp5/latches.ys

index 9dc43e4c2c2aa32d81eaa3eaa2debcffde511cd3..adb5d5319fd57e35366e2bb013fd0ff57d414bb5 100644 (file)
@@ -22,37 +22,3 @@ module latchsr
                else if ( en )
                        q <= d;
 endmodule
-
-
-module top (
-input clk,
-input clr,
-input pre,
-input a,
-output b,b1,b2
-);
-
-
-latchp u_latchp (
-        .en (clk ),
-        .d (a ),
-        .q (b )
-    );
-
-
-latchn u_latchn (
-        .en (clk ),
-        .d (a ),
-        .q (b1 )
-    );
-
-
-latchsr u_latchsr (
-        .en (clk ),
-        .clr (clr),
-        .pre (pre),
-        .d (a ),
-        .q (b2 )
-    );
-
-endmodule
index b9d8faf87c2ce75554e8daac6d1a2a86dc10393a..f329982326231fe6550a4ad60dac988845777f47 100644 (file)
@@ -1,16 +1,35 @@
+
 read_verilog latches.v
 design -save read
 
 proc
-async2sync # converts latches to a 'sync' variant clocked by a 'super'-clock
-flatten
+hierarchy -top latchp
+# Can't run any sort of equivalence check because latches are blown to LUTs
 synth_ecp5
-equiv_opt -assert -map +/ecp5/cells_sim.v synth_ecp5 # equivalency check
-design -load postopt # load the post-opt design (otherwise equiv_opt loads the pre-opt design)
+cd latchp # Constrain all select calls below inside the top module
+select -assert-count 1 t:LUT4
+
+select -assert-none t:LUT4 %% t:* %D
+
 
 design -load read
+proc
+hierarchy -top latchn
+# Can't run any sort of equivalence check because latches are blown to LUTs
 synth_ecp5
-cd top
-select -assert-count 4 t:LUT4
+cd latchn # Constrain all select calls below inside the top module
+select -assert-count 1 t:LUT4
+
+select -assert-none t:LUT4 %% t:* %D
+
+
+design -load read
+proc
+hierarchy -top latchsr
+# Can't run any sort of equivalence check because latches are blown to LUTs
+synth_ecp5
+cd latchsr # Constrain all select calls below inside the top module
+select -assert-count 2 t:LUT4
 select -assert-count 1 t:PFUMX
+
 select -assert-none t:LUT4 t:PFUMX %% t:* %D