(no commit message)
authorlkcl <lkcl@web>
Thu, 9 Jun 2022 18:27:11 +0000 (19:27 +0100)
committerIkiWiki <ikiwiki.info>
Thu, 9 Jun 2022 18:27:11 +0000 (19:27 +0100)
openpower/sv/mv.vec.mdwn

index 57ae410e0bd24613811ef828c514bf43e60492d6..7056184a3aa8a9fa16e2f9acd4be33e5de6753f3 100644 (file)
@@ -6,7 +6,7 @@ In the SIMD VSX set, section 6.8.1 and 6.8.2 p254 of v3.0B has a series of pack
 
 See <https://bugs.libre-soc.org/show_bug.cgi?id=230#c30>
 
-Note that some of these may be covered by [[remap]] which is described in [[sv/propagation]]
+Note that some of these may be covered by [[remap]].
 
 # move to/from vec2/3/4
 
@@ -61,12 +61,12 @@ Also saturation can be applied to individual elements, including the elements wi
 These are Scalar equivalents to VSX Pack and Unpack: v3.1
 Book I Section 6.8 p278.  Saturated variants do not need
 adding because SVP64 overrides add Saturation already.
-half source width (word) variants would be helpful for
-the Scalar ISA.
+More detailed merging may be achieved with [[sv/bitmanip]]
+instructions.
 
 | 0.5 |6.10|11.15|16..20|21..25|26.....30|31|  name        |
 |-----|----|-----|------|------|---------|--|--------------|
-| 19  | RT | RC  | RB/0 | RA/0 | XO[5:9] |Rc| mv.zip       |
+| 19  | RTp| RC  | RB/0 | RA/0 | XO[5:9] |Rc| mv.zip       |
 | 19  | RT | RC  | RS/0 | RA/0 | XO[5:9] |Rc| mv.unzip     |
 
 these are specialist operations that zip or unzip to/from multiple regs to/from one vector including vec2/3/4. when SUBVL!=1 the vec2/3/4 is the contiguous unit that is copied (as if one register).  different elwidths result in zero-extension or truncation except if saturation is enabled, where signed/unsigned may be applied as usual.