mibuild/xilinx: connect CE on reset synchronizer FFs

diff --git a/mibuild/xilinx_common.py b/mibuild/xilinx_common.py
index dbd3decd4ec920a6cd3ab37378bfe9b54eb37e4d..1d3c58001cf34184ee16ae7b9299f2de62726834 100644 (file)
--- a/mibuild/xilinx_common.py
+++ b/mibuild/xilinx_common.py
@@ -72,9 +72,9 @@ class XilinxAsyncResetSynchronizerImpl(Module):
                rst1 = Signal()
                self.specials += [
                        Instance("FDPE", p_INIT=1, i_D=0, i_PRE=async_reset,
-                               i_C=cd.clk, o_Q=rst1),
+                               i_CE=1, i_C=cd.clk, o_Q=rst1),
                        Instance("FDPE", p_INIT=1, i_D=rst1, i_PRE=async_reset,
-                               i_C=cd.clk, o_Q=cd.rst)
+                               i_CE=1, i_C=cd.clk, o_Q=cd.rst)
                ]
 
 class XilinxAsyncResetSynchronizer: