spelling
authorLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Tue, 24 Apr 2018 08:03:14 +0000 (09:03 +0100)
committerLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Tue, 24 Apr 2018 08:03:14 +0000 (09:03 +0100)
simple_v_extension.mdwn

index d70038747ccb382fd3f4351a84a9c96b8ef0eb04..b4f155352846ab0d4ca043371c9bb85fc7acbda5 100644 (file)
@@ -211,10 +211,10 @@ Interestingly, none of this complexity is faced in SIMD architectures...
 but then they do not get the opportunity to optimise for highly-streamlined
 memory accesses either.
 
-With the "bang-per-buck" ratio being so high and the direct improvement
-in L1 Instruction Cache usage, as well as the opportunity to optimise
-L1 and L2 cache usage, the case for including Vector LOAD/STORE is
-compelling.
+With the "bang-per-buck" ratio being so high and the indirect improvement
+in L1 Instruction Cache usage (reduced instruction count), as well as
+the opportunity to optimise L1 and L2 cache usage, the case for including
+Vector LOAD/STORE is compelling.
 
 ## Mask and Tagging (Predication)