reverse pinouts some more
authorLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Thu, 10 Jun 2021 21:28:29 +0000 (22:28 +0100)
committerLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Thu, 10 Jun 2021 21:28:29 +0000 (22:28 +0100)
180nm_Oct2020/ls180.mdwn

index ffd1b35d82fc5d5bb49deb84852bf389738a3cb6..d2c6b24eb5e1ea2d3d51270781797276e2c89378 100644 (file)
@@ -110,23 +110,23 @@ auto-generated by [[pinouts.py]]
 | 103 | W VSSE_0    |             |
 | 104 | W VDDI_0    |             |
 | 105 | W VSSI_0    |             |
-| 106 | W MTWI_SDA  |             |
-| 107 | W MTWI_SCL  |             |
-| 108 | W SDR_DQM0  |             |
-| 109 | W SDR_D0    |             |
-| 110 | W SDR_D1    |             |
-| 111 | W SDR_D2    |             |
-| 112 | W SDR_D3    |             |
-| 113 | W SDR_D4    |             |
+| 106 | W SDR_AD3   |             |
+| 107 | W SDR_AD2   |             |
+| 108 | W SDR_AD1   |             |
+| 109 | W SDR_AD0   |             |
+| 110 | W SDR_BA1   |             |
+| 111 | W SDR_BA0   |             |
+| 112 | W SDR_D7    |             |
+| 113 | W SDR_D6    |             |
 | 114 | W SDR_D5    |             |
-| 115 | W SDR_D6    |             |
-| 116 | W SDR_D7    |             |
-| 117 | W SDR_BA0   |             |
-| 118 | W SDR_BA1   |             |
-| 119 | W SDR_AD0   |             |
-| 120 | W SDR_AD1   |             |
-| 121 | W SDR_AD2   |             |
-| 122 | W SDR_AD3   |             |
+| 115 | W SDR_D4    |             |
+| 116 | W SDR_D3    |             |
+| 117 | W SDR_D2    |             |
+| 118 | W SDR_D1    |             |
+| 119 | W SDR_D0    |             |
+| 120 | W SDR_DQM0  |             |
+| 122 | W MTWI_SDA  |             |
+| 123 | W MTWI_SCL  |             |
 | 124 | W VSSI_1    |             |
 | 125 | W VDDI_1    |             |
 | 126 | W VSSE_1    |             |
@@ -189,49 +189,49 @@ SPI Master 1 (general)
 
 I2C Master 1
 
-* MTWI_SCL  : W11/0
-* MTWI_SDA  : W10/0
+* MTWI_SCL  : W27/0
+* MTWI_SDA  : W26/0
 
 ## SDR
 
 SDRAM
 
-* SDR_AD0   : W23/0
-* SDR_AD1   : W24/0
+* SDR_AD0   : W13/0
+* SDR_AD1   : W12/0
 * SDR_AD10  : S0/0
 * SDR_AD11  : S1/0
 * SDR_AD12  : S2/0
-* SDR_AD2   : W25/0
-* SDR_AD3   : W26/0
+* SDR_AD2   : W11/0
+* SDR_AD3   : W10/0
 * SDR_AD4   : W5/0
 * SDR_AD5   : W4/0
 * SDR_AD6   : W3/0
 * SDR_AD7   : W2/0
 * SDR_AD8   : W1/0
 * SDR_AD9   : W0/0
-* SDR_BA0   : W21/0
-* SDR_BA1   : W22/0
+* SDR_BA0   : W15/0
+* SDR_BA1   : W14/0
 * SDR_CASn  : S19/0
 * SDR_CKE   : S17/0
 * SDR_CLK   : S16/0
 * SDR_CSn0  : S21/0
-* SDR_D0    : W13/0
-* SDR_D1    : W14/0
+* SDR_D0    : W23/0
+* SDR_D1    : W22/0
 * SDR_D10   : S10/0
 * SDR_D11   : S11/0
 * SDR_D12   : S12/0
 * SDR_D13   : S13/0
 * SDR_D14   : S14/0
 * SDR_D15   : S15/0
-* SDR_D2    : W15/0
-* SDR_D3    : W16/0
-* SDR_D4    : W17/0
+* SDR_D2    : W21/0
+* SDR_D3    : W20/0
+* SDR_D4    : W19/0
 * SDR_D5    : W18/0
-* SDR_D6    : W19/0
-* SDR_D7    : W20/0
+* SDR_D6    : W17/0
+* SDR_D7    : W16/0
 * SDR_D8    : S8/0
 * SDR_D9    : S9/0
-* SDR_DQM0  : W12/0
+* SDR_DQM0  : W24/0
 * SDR_DQM1  : S3/0
 * SDR_RASn  : S18/0
 * SDR_WEn   : S20/0
@@ -381,8 +381,8 @@ GND
 I2C.
 
 
-* MTWI_SDA 106 W10/0
-* MTWI_SCL 107 W11/0
+* MTWI_SDA 122 W26/0
+* MTWI_SCL 123 W27/0
 
 ## MSPI0
 
@@ -419,21 +419,21 @@ I2C.
 * SDR_AD6 99 W3/0
 * SDR_AD5 100 W4/0
 * SDR_AD4 101 W5/0
-* SDR_DQM0 108 W12/0
-* SDR_D0 109 W13/0
-* SDR_D1 110 W14/0
-* SDR_D2 111 W15/0
-* SDR_D3 112 W16/0
-* SDR_D4 113 W17/0
+* SDR_AD3 106 W10/0
+* SDR_AD2 107 W11/0
+* SDR_AD1 108 W12/0
+* SDR_AD0 109 W13/0
+* SDR_BA1 110 W14/0
+* SDR_BA0 111 W15/0
+* SDR_D7 112 W16/0
+* SDR_D6 113 W17/0
 * SDR_D5 114 W18/0
-* SDR_D6 115 W19/0
-* SDR_D7 116 W20/0
-* SDR_BA0 117 W21/0
-* SDR_BA1 118 W22/0
-* SDR_AD0 119 W23/0
-* SDR_AD1 120 W24/0
-* SDR_AD2 121 W25/0
-* SDR_AD3 122 W26/0
+* SDR_D4 115 W19/0
+* SDR_D3 116 W20/0
+* SDR_D2 117 W21/0
+* SDR_D1 118 W22/0
+* SDR_D0 119 W23/0
+* SDR_DQM0 120 W24/0
 
 ## Unused Pinouts (spare as GPIO) for 'Libre-SOC 180nm'