Updated tech lib for greenpak4 counter with some clarifications
authorAndrew Zonenberg <azonenberg@drawersteak.com>
Thu, 31 Mar 2016 03:30:25 +0000 (20:30 -0700)
committerAndrew Zonenberg <azonenberg@drawersteak.com>
Thu, 31 Mar 2016 03:30:25 +0000 (20:30 -0700)
techlibs/greenpak4/cells_sim.v

index 6e3003f5e2d6c77ba714ac0b26201d5128faf446..2727d92463b7b22a3c2864f06ab54a79adf4fb16 100644 (file)
@@ -99,8 +99,8 @@ module GP_COUNT8(input CLK, input wire RST, output reg OUT);
                OUT <= (count == 8'h0);
        end
        
-       //datasheet is unclear but experimental testing confirms that POR value is COUNT_TO.
-       //Reset value is clearly 0 except in count/FSM cells where it's configurable.
+       //POR or SYSRST reset value is COUNT_TO. Datasheet is unclear but conversations w/ Silego confirm.
+       //Runtime reset value is clearly 0 except in count/FSM cells where it's configurable but we leave at 0 for now.
        //Datasheet seems to indicate that reset is asynchronous, but for now we model as sync due to Yosys issues...
        always @(posedge CLK) begin
                
@@ -114,7 +114,7 @@ module GP_COUNT8(input CLK, input wire RST, output reg OUT);
                        count   <= 0;
                if((RESET_MODE == "FALLING") && !RST)
                        count   <= 0;
-               if((RESET_MODE == "BITH") && RST)
+               if((RESET_MODE == "BOTH") && RST)
                        count   <= 0;
                */                      
        end