platforms/default_clk_period: use 1e9/freq
authorFlorent Kermarrec <florent@enjoy-digital.fr>
Wed, 7 Aug 2019 06:36:04 +0000 (08:36 +0200)
committerFlorent Kermarrec <florent@enjoy-digital.fr>
Wed, 7 Aug 2019 06:36:04 +0000 (08:36 +0200)
15 files changed:
litex/boards/platforms/arty.py
litex/boards/platforms/avalanche.py
litex/boards/platforms/de0nano.py
litex/boards/platforms/genesys2.py
litex/boards/platforms/kc705.py
litex/boards/platforms/kcu105.py
litex/boards/platforms/machxo3.py
litex/boards/platforms/minispartan6.py
litex/boards/platforms/netv2.py
litex/boards/platforms/nexys4ddr.py
litex/boards/platforms/nexys_video.py
litex/boards/platforms/tinyfpga_bx.py
litex/boards/platforms/ulx3s.py
litex/boards/platforms/versa_ecp3.py
litex/boards/platforms/versa_ecp5.py

index 2e5af334a7d41d9a43f8561e5cbed5be699bc8b5..f79b2146005e4e690f79368c18bc55c135ad88b4 100644 (file)
@@ -237,7 +237,7 @@ _connectors = [
 
 class Platform(XilinxPlatform):
     default_clk_name = "clk100"
-    default_clk_period = 10.0
+    default_clk_period = 1e9/100e6
 
     def __init__(self, variant="a7-35"):
         device = {
index a28fb4407e6952a2ea61c2f292764e006b02f15f..c14b2a5833741e60439bdf717f658a6eb38a0c81 100644 (file)
@@ -88,7 +88,7 @@ _io = [
 
 class Platform(MicrosemiPlatform):
     default_clk_name = "clk50"
-    default_clk_period = 20.0
+    default_clk_period = 1e9/50e6
 
     def __init__(self):
         MicrosemiPlatform.__init__(self, "MPF300TS_ES-FCG484-1", _io)
index 5328f614b80174d35b0d4d1a19154213343b7681..ee0f5c5f571684bf52ec1fe5800901ce9a12c3d0 100644 (file)
@@ -96,7 +96,7 @@ _io = [
 
 class Platform(AlteraPlatform):
     default_clk_name = "clk50"
-    default_clk_period = 20
+    default_clk_period = 1e9/50e6
 
     def __init__(self):
         AlteraPlatform.__init__(self, "EP4CE22F17C6", _io)
index a86fc486ba241af1fae84b972bfe4d7908a31da4..675e50c453c3961891c30d9b3c465239c55ddbd6 100644 (file)
@@ -110,7 +110,7 @@ _connectors = [
 
 class Platform(XilinxPlatform):
     default_clk_name = "clk200"
-    default_clk_period = 5
+    default_clk_period = 1e9/200e6
 
     def __init__(self):
         XilinxPlatform.__init__(self, "xc7k325t-ffg900-2", _io, _connectors, toolchain="vivado")
index 54ea3e6c33186d169d7a983c8c54a9c27461e468..8563938c0bd61c264c9e85b1612f7684987148dc 100644 (file)
@@ -531,7 +531,7 @@ _connectors = [
 
 class Platform(XilinxPlatform):
     default_clk_name = "clk156"
-    default_clk_period = 6.4
+    default_clk_period = 1e9/156.5e6
 
     def __init__(self):
         XilinxPlatform.__init__(self, "xc7k325t-ffg900-2", _io, _connectors, toolchain="vivado")
index 4cf6fb109d7b38916299ddd38f1d9b3e0605c655..9ebe1473ecfebe84f7c9c7cfdfa92059ac6085de 100644 (file)
@@ -486,7 +486,7 @@ _connectors = [
 
 class Platform(XilinxPlatform):
     default_clk_name = "clk125"
-    default_clk_period = 8.0
+    default_clk_period = 1e9/125e6
 
     def __init__(self):
         XilinxPlatform.__init__(self, "xcku040-ffva1156-2-e", _io, _connectors, toolchain="vivado")
index ec4d7346a5ff649a7d1447967e9b8d24a544d61c..edad3214946d1dff6631cc716e12ae082640b35d 100644 (file)
@@ -35,7 +35,7 @@ _io = [
 
 class Platform(LatticePlatform):
     default_clk_name = "clk12"
-    default_clk_period = 83
+    default_clk_period = 1e9/12e6
 
     def __init__(self):
         LatticePlatform.__init__(self, "LCMXO3L-6900C-5BG256C", _io)
index c32b72eeed3ce36755c0185090bff1e739ed0b7b..f8538ca2d9c7827b26c2d53182c67764096d07b5 100644 (file)
@@ -115,7 +115,7 @@ _connectors = [
 
 class Platform(XilinxPlatform):
     default_clk_name = "clk32"
-    default_clk_period = 31.25
+    default_clk_period = 1e9/32e6
 
     def __init__(self, device="xc6slx25"):
         XilinxPlatform.__init__(self, device+"-3-ftg256", _io, _connectors)
index f2b52c4862d9eaf55bf519c800494e49e1360075..9a07b4fd6cf3667d0f559603ae33e60f3ddd2a48 100644 (file)
@@ -96,7 +96,7 @@ _io = [
 
 class Platform(XilinxPlatform):
     default_clk_name = "clk50"
-    default_clk_period = 20.0
+    default_clk_period = 1e9/50e6
 
     def __init__(self):
         XilinxPlatform.__init__(self, "xc7a35t-fgg484-2", _io, toolchain="vivado")
index 3d0e7595b473613825374cbed5972238241f1e7f..2c245b1b5362cd63b265298cbd46a561ac5b71ab 100644 (file)
@@ -105,7 +105,7 @@ _io = [
 
 class Platform(XilinxPlatform):
     default_clk_name = "clk100"
-    default_clk_period = 10.0
+    default_clk_period = 1e9/100e6
 
     def __init__(self):
         XilinxPlatform.__init__(self, "xc7a100t-CSG324-1", _io, toolchain="vivado")
index fd7bb357aaef0076644b91b5f871cb31e663f418..4a58f54e4b04ebc8d672b99496c74c0221ea2e19 100644 (file)
@@ -219,7 +219,7 @@ _connectors = [
 
 class Platform(XilinxPlatform):
     default_clk_name = "clk100"
-    default_clk_period = 10.0
+    default_clk_period = 1e9/100e6
 
     def __init__(self):
         XilinxPlatform.__init__(self, "xc7a200t-sbg484-1", _io, _connectors, toolchain="vivado")
index 70ae8656f8003db9c9b97debd913c8b5d216856f..d01f784a503cc7f2b603a1ab49533c9749c9874a 100644 (file)
@@ -59,7 +59,7 @@ serial = [
 
 class Platform(LatticePlatform):
     default_clk_name = "clk16"
-    default_clk_period = 62.5
+    default_clk_period = 1e9/16e6
 
     def __init__(self):
         LatticePlatform.__init__(self, "ice40-lp8k-cm81", _io, _connectors, toolchain="icestorm")
index 1d9e9641eed71d8f618ad85ce2ed4467b6f6cdde..d083a8687f26dd5540066a826aaa3c460330f18f 100644 (file)
@@ -69,7 +69,7 @@ _io = [
 
 class Platform(LatticePlatform):
     default_clk_name = "clk25"
-    default_clk_period = 40
+    default_clk_period = 1e9/25e6
 
     def __init__(self, device="LFE5U-45F", **kwargs):
         LatticePlatform.__init__(self, device + "-6BG381C", _io, **kwargs)
index 6013da60509669a36a5759b81a7d5e8690c454b5..907595e1c9e6b5d5745b50c13a763e2ff7a1ffd4 100644 (file)
@@ -79,7 +79,7 @@ _io = [
 
 class Platform(LatticePlatform):
     default_clk_name = "clk100"
-    default_clk_period = 10
+    default_clk_period = 1e9/100e6
 
     def __init__(self):
         LatticePlatform.__init__(self, "LFE3-35EA-6FN484C", _io)
index 0b27a657a25790f77b8c9fc52a72b017e45b032e..7375895fd6bb0a60dddf374e1baab15553b93078 100644 (file)
@@ -196,7 +196,7 @@ _connectors = [
 
 class Platform(LatticePlatform):
     default_clk_name = "clk100"
-    default_clk_period = 10
+    default_clk_period = 1e9/100e6
 
     def __init__(self, **kwargs):
         LatticePlatform.__init__(self, "LFE5UM5G-45F-8BG381C", _io, _connectors, **kwargs)