x86-64: adjust recently added tests
authorJan Beulich <jbeulich@suse.com>
Thu, 29 Apr 2021 13:02:25 +0000 (15:02 +0200)
committerJan Beulich <jbeulich@suse.com>
Thu, 29 Apr 2021 13:02:25 +0000 (15:02 +0200)
Five of them fail for Cygwin and MingW. Adjust four and move one to the
ELF-only section.

gas/ChangeLog
gas/testsuite/gas/i386/i386.exp
gas/testsuite/gas/i386/lea64-optimize.d
gas/testsuite/gas/i386/lea64.d
gas/testsuite/gas/i386/x86-64-rip-inval-1.s
gas/testsuite/gas/i386/x86-64-rip-inval-2.s

index a44b880423965bd6a4f95b504d533415ab2ba1aa..74591175547a1efcacebc68b93d4789b1b4d6cae 100644 (file)
@@ -1,3 +1,11 @@
+2021-04-29  Jan Beulich  <jbeulich@suse.com>
+
+       * testsuite/gas/i386/i386.exp: Move x86-64-rip-2 invocation.
+       * testsuite/gas/i386/lea64.d,
+       testsuite/gas/i386/lea64-optimize.d: Allow for COFF relocs.
+       * testsuite/gas/i386/x86-64-rip-inval-1.s,
+       testsuite/gas/i386/x86-64-rip-inval-2.s. Add .end.
+
 2021-04-29  Jan Beulich  <jbeulich@suse.com>
 
        * config/tc-i386.c (i386_validate_fix): Change return type to
index ae01c8996d8e41990003ed35a8f22cceed5c56c0..234438e5d85d4678a761e98710cc558e3dee9ab3 100644 (file)
@@ -765,7 +765,6 @@ if [gas_64_check] then {
     run_list_test "pcrel64" "-al"
     run_dump_test "x86-64-rip"
     run_dump_test "x86-64-rip-intel"
-    run_dump_test "x86-64-rip-2"
     run_list_test "x86-64-rip-inval-1" "-al"
     run_list_test "x86-64-rip-inval-2" "-al"
     run_dump_test "x86-64-stack"
@@ -1278,6 +1277,8 @@ if [gas_64_check] then {
        run_list_test "x86-64-branch-4" "-al -mintel64"
        run_list_test "x86-64-branch-5" "-al"
 
+       run_dump_test "x86-64-rip-2"
+
        run_dump_test "x86-64-gotpcrel"
        run_dump_test "x86-64-gotpcrel-no-relax"
        run_dump_test "x86-64-gotpcrel-2"
index 301805a53e667d29a1175eb8c8a3874daddfce76..9d1c27da6089d0e92f0c86b10d60ccd21b836375 100644 (file)
@@ -11,8 +11,8 @@ Disassembly of section .text:
 [      ]*[0-9a-f]+:[   ]+8d 04 08[     ]+lea[  ]+\(%rax,%rcx(,1)?\),%eax
 [      ]*[0-9a-f]+:[   ]+8d 04 08[     ]+lea[  ]+\(%rax,%rcx(,1)?\),%eax
 [      ]*[0-9a-f]+:[   ]+8d 48 01[     ]+lea[  ]+0x1\(%rax\),%ecx
-[      ]*[0-9a-f]+:[   ]+8d 88 00 00 00 00[    ]+lea[  ]+0x0\(%rax\),%ecx[     ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+8d 0c 25 00 00 00 00[         ]+lea[  ]+0x0,%ecx[     ]+[0-9a-f]+: R_X86_64_32[       ]+sym
+[      ]*[0-9a-f]+:[   ]+8d 88 00 00 00 00[    ]+lea[  ]+0x0\(%rax\),%ecx[     ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+8d 0c 25 00 00 00 00[         ]+lea[  ]+0x0,%ecx[     ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
 [      ]*[0-9a-f]+:[   ]+8d 04 00[     ]+lea[  ]+\(%rax,%rax(,1)?\),%eax
 [      ]*[0-9a-f]+:[   ]+8d 04 45 00 00 00 00[         ]+lea[  ]+0x0\(,%rax,2\),%eax
 [      ]*[0-9a-f]+:[   ]+8d 05 00 00 00 00[    ]+lea[  ]+0x0\(%rip\),%eax($| *#.*)
@@ -60,11 +60,11 @@ Disassembly of section .text:
 [      ]*[0-9a-f]+:[   ]+b8 fe ff ff ff[       ]+mov[  ]+\$0xfffffffe,%eax
 [      ]*[0-9a-f]+:[   ]+66 b8 fd ff[  ]+mov[  ]+\$0xfffd,%ax
 [      ]*[0-9a-f]+:[   ]+48 c7 c0 00 00 00 00[         ]+mov[  ]+\$0x0,%rax[   ]+[0-9a-f]+: R_X86_64_32S[      ]+sym
-[      ]*[0-9a-f]+:[   ]+b8 00 00 00 00[       ]+mov[  ]+\$0x0,%eax[   ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+66 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0,%ax[      ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+b8 00 00 00 00[       ]+mov[  ]+\$0x0,%eax[   ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+b8 00 00 00 00[       ]+mov[  ]+\$0x0,%eax[   ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+66 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0,%ax[      ]+[0-9a-f]+: R_X86_64_32[       ]+sym
+[      ]*[0-9a-f]+:[   ]+b8 00 00 00 00[       ]+mov[  ]+\$0x0,%eax[   ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+66 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0,%ax[      ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+b8 00 00 00 00[       ]+mov[  ]+\$0x0,%eax[   ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+b8 00 00 00 00[       ]+mov[  ]+\$0x0,%eax[   ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+66 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0,%ax[      ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
 [      ]*[0-9a-f]+:[   ]+48 c7 c0 00 00 00 00[         ]+mov[  ]+\$0x0,%rax
 [      ]*[0-9a-f]+:[   ]+b8 00 00 00 00[       ]+mov[  ]+\$0x0,%eax
 [      ]*[0-9a-f]+:[   ]+66 b8 00 00[  ]+mov[  ]+\$0x0,%ax
index 80136ffe6e381ef1861f0077b96014966783a670..e5b3f0647f7b62532944365c7f87b49c189103bc 100644 (file)
@@ -10,8 +10,8 @@ Disassembly of section .text:
 [      ]*[0-9a-f]+:[   ]+64 8d 04 08[  ]+lea[  ]+%fs:\(%rax,%rcx(,1)?\),%eax
 [      ]*[0-9a-f]+:[   ]+65 8d 04 08[  ]+lea[  ]+%gs:\(%rax,%rcx(,1)?\),%eax
 [      ]*[0-9a-f]+:[   ]+8d 48 01[     ]+lea[  ]+0x1\(%rax\),%ecx
-[      ]*[0-9a-f]+:[   ]+8d 88 00 00 00 00[    ]+lea[  ]+0x0\(%rax\),%ecx[     ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+8d 0c 25 00 00 00 00[         ]+lea[  ]+0x0,%ecx[     ]+[0-9a-f]+: R_X86_64_32[       ]+sym
+[      ]*[0-9a-f]+:[   ]+8d 88 00 00 00 00[    ]+lea[  ]+0x0\(%rax\),%ecx[     ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+8d 0c 25 00 00 00 00[         ]+lea[  ]+0x0,%ecx[     ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
 [      ]*[0-9a-f]+:[   ]+8d 04 00[     ]+lea[  ]+\(%rax,%rax(,1)?\),%eax
 [      ]*[0-9a-f]+:[   ]+8d 04 45 00 00 00 00[         ]+lea[  ]+0x0\(,%rax,2\),%eax
 [      ]*[0-9a-f]+:[   ]+8d 05 00 00 00 00[    ]+lea[  ]+0x0\(%rip\),%eax($| *#.*)
@@ -59,11 +59,11 @@ Disassembly of section .text:
 [      ]*[0-9a-f]+:[   ]+67 8d 04 25 fe ff ff ff[      ]+lea[  ]+0xfffffffe\(,%eiz,1\),%eax
 [      ]*[0-9a-f]+:[   ]+67 66 8d 04 25 fd ff ff ff[   ]+lea[  ]+0xfffffffd\(,%eiz,1\),%ax
 [      ]*[0-9a-f]+:[   ]+48 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0,%rax[     ]+[0-9a-f]+: R_X86_64_32S[      ]+sym
-[      ]*[0-9a-f]+:[   ]+8d 04 25 00 00 00 00[         ]+lea[  ]+0x0,%eax[     ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+66 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0,%ax[      ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+67 48 8d 04 25 00 00 00 00[   ]+lea[  ]+0x0\(,%eiz,1\),%rax[  ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+67 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0\(,%eiz,1\),%eax[  ]+[0-9a-f]+: R_X86_64_32[       ]+sym
-[      ]*[0-9a-f]+:[   ]+67 66 8d 04 25 00 00 00 00[   ]+lea[  ]+0x0\(,%eiz,1\),%ax[   ]+[0-9a-f]+: R_X86_64_32[       ]+sym
+[      ]*[0-9a-f]+:[   ]+8d 04 25 00 00 00 00[         ]+lea[  ]+0x0,%eax[     ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+66 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0,%ax[      ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+67 48 8d 04 25 00 00 00 00[   ]+lea[  ]+0x0\(,%eiz,1\),%rax[  ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+67 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0\(,%eiz,1\),%eax[  ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
+[      ]*[0-9a-f]+:[   ]+67 66 8d 04 25 00 00 00 00[   ]+lea[  ]+0x0\(,%eiz,1\),%ax[   ]+[0-9a-f]+: (R_X86_64_32|IMAGE_REL_AMD64_ADDR32)[      ]+sym
 [      ]*[0-9a-f]+:[   ]+48 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0,%rax
 [      ]*[0-9a-f]+:[   ]+8d 04 25 00 00 00 00[         ]+lea[  ]+0x0,%eax
 [      ]*[0-9a-f]+:[   ]+66 8d 04 25 00 00 00 00[      ]+lea[  ]+0x0,%ax
index a0e783e59eded9dd150d3fdf1d4d1da2070f52dd..7af9a32a89b7b7588ddb54293f8120e33efa8980 100644 (file)
@@ -2,3 +2,4 @@
 _start:
        movq test1(%rip), %rax
        .set test1, . - 0x80000001
+       .end
index 9bdc703cf22eafc50d527f2b64fafb76096aa986..2391b44d47ac5c172ae10197bcf219803ff3d484 100644 (file)
@@ -2,3 +2,4 @@
 _start:
        movq test1(%rip), %rax
        .set test1, . + 0x80000000
+       .end