rs6000-c.c: Add built-in support for vector float vec_pack (vector double...
authorCarl Love <cel@us.ibm.com>
Tue, 13 Dec 2016 16:18:36 +0000 (16:18 +0000)
committerCarl Love <carll@gcc.gnu.org>
Tue, 13 Dec 2016 16:18:36 +0000 (16:18 +0000)
gcc/ChangeLog:

2016-12-13  Carl Love  <cel@us.ibm.com>

   * config/rs6000/rs6000-c.c: Add built-in support for
   vector float vec_pack (vector double, vector double)
   vector double vec_sld (vector double, vector double)
   * config/rs6000/rs6000.c: Add icode check for vsldoi_v2df to allow
   4-bit unsigned literal.
   * config/rs6000/rs6000-builtin.def: Add definition for VSLDOI_2DF
   * doc/extend.texi: Update the built-in documentation file for the
   new powerpc vec_pack and vec_sld built-ins.

gcc/testsuite/ChangeLog:

2016-12-13 Carl Love  <cel@us.ibm.com>

* gcc.target/powerpc/builtins-3.c: Add new test of the test suite
file.
* gcc.target/powerpc/builtins-3-p8.c: Add new test of the test suite
file.

From-SVN: r243612

gcc/ChangeLog
gcc/config/rs6000/rs6000-builtin.def
gcc/config/rs6000/rs6000-c.c
gcc/config/rs6000/rs6000.c
gcc/doc/extend.texi
gcc/testsuite/ChangeLog
gcc/testsuite/gcc.target/powerpc/builtins-3-p8.c
gcc/testsuite/gcc.target/powerpc/builtins-3.c

index d3c9a9fd2b98bed57c436536240f035136e39a84..c946865ee72dca628db690471b348c2103ac70e5 100644 (file)
@@ -1,3 +1,14 @@
+2016-12-13  Carl Love  <cel@us.ibm.com>
+
+       * config/rs6000/rs6000-c.c: Add built-in support for
+       vector float vec_pack (vector double, vector double)
+       vector double vec_sld (vector double, vector double)
+       * config/rs6000/rs6000.c: Add icode check for vsldoi_v2df to allow
+       4-bit unsigned literal.
+       * config/rs6000/rs6000-builtin.def: Add definition for VSLDOI_2DF
+       * doc/extend.texi: Update the built-in documentation file for the
+       new powerpc vec_pack and vec_sld built-ins.
+
 2016-12-13  Martin Liska  <mliska@suse.cz>
 
        * sanopt.c (sanopt_optimize_walker): Set contains_asan_mark.
index d21f27580a78c3541a21fb65b316e7ee7a26c01f..68f0936612b17014c5d876bb51a7b32ae2c3675b 100644 (file)
@@ -958,6 +958,7 @@ BU_ALTIVEC_3 (VSLDOI_16QI,    "vsldoi_16qi",    CONST,      altivec_vsldoi_v16qi)
 BU_ALTIVEC_3 (VSLDOI_8HI,     "vsldoi_8hi",     CONST,         altivec_vsldoi_v8hi)
 BU_ALTIVEC_3 (VSLDOI_4SI,     "vsldoi_4si",     CONST,         altivec_vsldoi_v4si)
 BU_ALTIVEC_3 (VSLDOI_4SF,     "vsldoi_4sf",     CONST,         altivec_vsldoi_v4sf)
+BU_ALTIVEC_3 (VSLDOI_2DF,     "vsldoi_2df",     CONST,         altivec_vsldoi_v2df)
 
 /* Altivec DST builtins.  */
 BU_ALTIVEC_D (DST,           "dst",            MISC,   altivec_dst)
index 4f332d7173500ebb87497ae05cbfae10a21e2887..bf01a119bf8125e2c4a260d3b44285b3929e8bfd 100644 (file)
@@ -2118,6 +2118,8 @@ const struct altivec_builtin_types altivec_overloaded_builtins[] = {
     RS6000_BTI_unsigned_V4SI, RS6000_BTI_unsigned_V2DI, RS6000_BTI_unsigned_V2DI, 0 },
   { ALTIVEC_BUILTIN_VEC_PACK, P8V_BUILTIN_VPKUDUM,
     RS6000_BTI_bool_V4SI, RS6000_BTI_bool_V2DI, RS6000_BTI_bool_V2DI, 0 },
+  { ALTIVEC_BUILTIN_VEC_PACK, P8V_BUILTIN_VPKUDUM,
+    RS6000_BTI_V4SF, RS6000_BTI_V2DF, RS6000_BTI_V2DF, 0 },
   { ALTIVEC_BUILTIN_VEC_VPKUWUM, ALTIVEC_BUILTIN_VPKUWUM,
     RS6000_BTI_V8HI, RS6000_BTI_V4SI, RS6000_BTI_V4SI, 0 },
   { ALTIVEC_BUILTIN_VEC_VPKUWUM, ALTIVEC_BUILTIN_VPKUWUM,
@@ -3193,6 +3195,8 @@ const struct altivec_builtin_types altivec_overloaded_builtins[] = {
     RS6000_BTI_unsigned_V16QI, RS6000_BTI_unsigned_V16QI, RS6000_BTI_unsigned_V16QI, RS6000_BTI_NOT_OPAQUE },
   { ALTIVEC_BUILTIN_VEC_SLD, ALTIVEC_BUILTIN_VSLDOI_16QI,
     RS6000_BTI_bool_V16QI, RS6000_BTI_bool_V16QI, RS6000_BTI_bool_V16QI, RS6000_BTI_NOT_OPAQUE },
+  { ALTIVEC_BUILTIN_VEC_SLD, ALTIVEC_BUILTIN_VSLDOI_2DF,
+    RS6000_BTI_V2DF, RS6000_BTI_V2DF, RS6000_BTI_V2DF, RS6000_BTI_NOT_OPAQUE },
   { ALTIVEC_BUILTIN_VEC_ST, ALTIVEC_BUILTIN_STVX_V2DF,
     RS6000_BTI_void, RS6000_BTI_V2DF, RS6000_BTI_INTSI, ~RS6000_BTI_V2DF },
   { ALTIVEC_BUILTIN_VEC_ST, ALTIVEC_BUILTIN_STVX_V2DI,
index 6aa8436975503d4d562c22551c731cfe91f1bfaf..27bae7145ef0884584f1c3c5ae7baefcc4f540b0 100644 (file)
@@ -15105,6 +15105,7 @@ rs6000_expand_ternop_builtin (enum insn_code icode, tree exp, rtx target)
      with identical values.  We'd never reach here at runtime in
      this case.  */
   if (icode == CODE_FOR_altivec_vsldoi_v4sf
+      || icode == CODE_FOR_altivec_vsldoi_v2df
       || icode == CODE_FOR_altivec_vsldoi_v4si
       || icode == CODE_FOR_altivec_vsldoi_v8hi
       || icode == CODE_FOR_altivec_vsldoi_v16qi)
index 5f7f676ccaaf1a6d7981cb6884b724acc148a2d9..10913d507824c0a99f66e2c9c4854d1777015bb2 100644 (file)
@@ -16517,6 +16517,8 @@ vector unsigned char vec_vslb (vector unsigned char,
                                vector unsigned char);
 
 vector float vec_sld (vector float, vector float, const int);
+vector double vec_sld (vector double, vector double, const int);
+
 vector signed int vec_sld (vector signed int,
                            vector signed int,
                            const int);
@@ -17749,6 +17751,7 @@ vector int vec_pack (vector long long, vector long long);
 vector unsigned int vec_pack (vector unsigned long long,
                               vector unsigned long long);
 vector bool int vec_pack (vector bool long long, vector bool long long);
+vector float vec_pack (vector double, vector double);
 
 vector int vec_packs (vector long long, vector long long);
 vector unsigned int vec_packs (vector unsigned long long,
index dfdadddaca184df458cccf724ef206d35dc1da3a..abc687c5b2910eed596796b06e78ddf5b7f79fd6 100644 (file)
@@ -1,3 +1,10 @@
+2016-12-13 Carl Love  <cel@us.ibm.com>
+
+       * gcc.target/powerpc/builtins-3.c: Add new test of the test suite
+       file.
+       * gcc.target/powerpc/builtins-3-p8.c: Add new test of the test suite
+       file.
+
 2016-12-13  Martin Liska  <mliska@suse.cz>
 
        PR tree-optimization/78428
index e52795cc29be147907fcd5bf8d356bb20d960d47..8acdd896dc9ab5fa983440d92be7b49daae52808 100644 (file)
@@ -10,8 +10,16 @@ test_eq_long_long (vector bool long long x, vector bool long long y)
        return vec_cmpeq (x, y);
 }
 
+vector float
+test_pack_float (vector double x, vector double y)
+{
+  return vec_pack (x, y);
+}
+
 /* Expected test results:
 
-     test_eq_long_long          1 vcmpequd inst */
+     test_eq_long_long          1 vcmpequd inst
+     test_pack_float            1 vpkudum inst */
 
 /* { dg-final { scan-assembler-times "vcmpequd" 1 } } */
+/* { dg-final { scan-assembler-times "vpkudum"  1 } } */
index 1d243ce5e496a1b407568641cb42332c09cf9226..f070bf3fcddc3432423c846043fdcd1f7cd425a6 100644 (file)
@@ -22,13 +22,20 @@ test_eq_int (vector bool int x, vector bool int y)
        return vec_cmpeq (x, y);
 }
 
+vector double
+test_shift_left_double (vector double x, vector double y)
+{
+       return vec_sld (x, y, /* shift_by */ 10);
+}
 
 /* Expected test results:
 
      test_eq_char              1 vcmpequb inst
      test_eq_short             1 vcmpequh inst
-     test_eq_int               1 vcmpequw inst */
+     test_eq_int               1 vcmpequw inst
+     test_shift_left_double    1 vsldoi inst */
 
 /* { dg-final { scan-assembler-times "vcmpequb" 1 } } */
 /* { dg-final { scan-assembler-times "vcmpequh" 1 } } */
 /* { dg-final { scan-assembler-times "vcmpequw" 1 } } */
+/* { dg-final { scan-assembler-times "vsldoi"   1 } } */