Added $finish and $display to README
authorClifford Wolf <clifford@clifford.at>
Fri, 18 Sep 2015 08:01:08 +0000 (10:01 +0200)
committerClifford Wolf <clifford@clifford.at>
Fri, 18 Sep 2015 08:01:08 +0000 (10:01 +0200)
README

diff --git a/README b/README
index 0a1c20688d9c2f0d4aebd10c5932ce4b7e0009e2..868fd90e1eef78b89029cb17a1c5c3a137249e93 100644 (file)
--- a/README
+++ b/README
@@ -367,6 +367,10 @@ Verilog Attributes and non-standard features
   expressions as <size>. If the expression is not a simple identifier, it
   must be put in parentheses. Examples: WIDTH'd42, (4+2)'b101010
 
+- The system tasks $finish and $display are supported in initial blocks
+  in and unconditional context (only if/case statements on parameters
+  and constant values). The intended use for this is synthesis-time DRC.
+
 
 Supported features from SystemVerilog
 =====================================