move RG bit in CRops to Mode[2] from Mode[3] MSB0-numbering
authorLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Mon, 15 May 2023 12:44:09 +0000 (13:44 +0100)
committerLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Mon, 15 May 2023 12:44:09 +0000 (13:44 +0100)
src/openpower/consts.py
src/openpower/decoder/power_insn.py

index f31ab5611bdb7eaa09267a138eb4e5f6e5e2b0ac..7dc9e4b240c50079b5fc30f0c56e3918f9bf8b42 100644 (file)
@@ -256,6 +256,7 @@ class SVP64MODEb(_Const):
     REDUCE = 2  # 0=normal predication 1=reduce mode
     CRM = 4  # CR mode on reduce (Rc=1) 0=some 1=all
     RG = 4   # Reverse-gear on reduce
+    CROP_RG = 3   # Reverse-gear on reduce CR-ops
     # saturation mode
     N = 2  # saturation signed mode 0=signed 1=unsigned
     # ffirst and predicate result modes
index 8cb54c4dff848ba74a67cfc1c6459e62225246a1..c1b66de38b329358f224f8e39d2ac68e7937bcc0 100644 (file)
@@ -2311,7 +2311,7 @@ class CROpBaseRM(BaseRM):
 
 class CROpSimpleRM(PredicateBaseRM, ZZCombinedBaseRM, CROpBaseRM):
     """crop: simple mode"""
-    RG: BaseRM[20]
+    RG: BaseRM[21]
     dz: BaseRM[22]
     sz: BaseRM[23]
 
@@ -2323,8 +2323,8 @@ class CROpSimpleRM(PredicateBaseRM, ZZCombinedBaseRM, CROpBaseRM):
 
 
 class CROpMRRM(MRBaseRM, ZZCombinedBaseRM, CROpBaseRM):
-    """crop: scalar reduce mode (mapreduce), SUBVL=1"""
-    RG: BaseRM[20]
+    """crop: scalar reduce mode (mapreduce)"""
+    RG: BaseRM[21]
     dz: BaseRM[22]
     sz: BaseRM[23]