(no commit message)
authorcolepoirier@1ec9c8c87c85f09e4718cd80e0605065e33975f0 <colepoirier@1ec9c8c87c85f09e4718cd80e0605065e33975f0@web>
Sun, 22 Nov 2020 20:25:08 +0000 (20:25 +0000)
committerIkiWiki <ikiwiki.info>
Sun, 22 Nov 2020 20:25:08 +0000 (20:25 +0000)
HDL_workflow/ECP5_FPGA.mdwn

index 743b58b47d65456715c27a1db53e6c172ab3c4dc..2de8a773a9e023c36d6d69ad29830a848ffe3c8b 100644 (file)
@@ -12,7 +12,7 @@ See <https://bugs.libre-soc.org/show_bug.cgi?id=517#c0>
 
 Checklist based on above
 
-* For god's sake make sure you get this right, ***quadruple*** check everything.
+* For god's sake make sure you get this right, ***TRIPLE*** check everything.
     
 * ***DO*** make sure to ***only*** drive an input as an input, and to ***only*** drive an output as an output.
 
@@ -57,7 +57,7 @@ Final steps for both FPGA boards:
 
 | Done?   | Checklist Step |
 |---------|----------------|
-|         | Check each jumper wire connection between the corresponding pins on the FPGA and the STLINKv2 **four** times |
+|         | Check each jumper wire connection between the corresponding pins on the FPGA and the STLINKv2 **THREE** times |
 |         | I don't know what's next, need to review with lkcl |
 
 ## Connecting the dots: