add slides
authorLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Mon, 18 Jun 2018 04:04:39 +0000 (05:04 +0100)
committerLuke Kenneth Casson Leighton <lkcl@lkcl.net>
Mon, 18 Jun 2018 04:04:39 +0000 (05:04 +0100)
pinmux/pinmux_chennai_2018.tex

index 391d241f279150f1bf90e31add74b8ffb500b8de..c11dc223d48ebc9df3f9825b7bbdce362b966247 100644 (file)
    \item I/O pad configuration conflated with Muxer conflated with GPIO
          conflated with EINT
                     \vspace{4pt}
-   \item Need to separate all of these out
-                    \vspace{4pt}
-   \item EINTs to be separate FNs (managed by RISC-V PLIC)
+ \end{itemize}
+   {\bf IMPORTANT to separate all of these out:
+                    \vspace{4pt}}
+ \begin{itemize}
+   \item EINTs to be totally separate FNs. managed by RISC-V PLIC\\
+         (If every GPIO was an EINT it would mean 100+ IRQs)
                     \vspace{4pt}
-   \item GPIO In/Out/Direction treated just like any other FN
+   \item GPIO In/Out/Direction treated just like any other FN\\
+            (but happen to have AXI4 memory-mapping)
                     \vspace{4pt}
-   \item Pad configuration separated and given one-to-one Registers
+   \item Pad configuration separated and given one-to-one Registers\\
+            (SRAMs set by AXI4 to control mux, pullup, current etc.)
  \end{itemize}
 }