re PR target/62195 (Invalid mnemonic 'xxlxor' on powerpc-apple-darwin9 with -m64)
authorMichael Meissner <meissner@linux.vnet.ibm.com>
Fri, 22 Aug 2014 16:47:15 +0000 (16:47 +0000)
committerMichael Meissner <meissner@gcc.gnu.org>
Fri, 22 Aug 2014 16:47:15 +0000 (16:47 +0000)
2014-08-22  Michael Meissner  <meissner@linux.vnet.ibm.com>

PR target/62195
* doc/md.texi (Machine Constraints): Update PowerPC wi constraint
documentation to state it is only for VSX operations.

* config/rs6000/rs6000.c (rs6000_init_hard_regno_mode_ok): Make wi
constraint only active if VSX.

* config/rs6000/rs6000.md (lfiwax): Use wj constraint instead of
wi cosntraint for ISA 2.07 lxsiwax/lxsiwzx instructions.
(lfiwzx): Likewise.

From-SVN: r214329

gcc/ChangeLog
gcc/config/rs6000/constraints.md
gcc/config/rs6000/rs6000.c
gcc/config/rs6000/rs6000.md
gcc/doc/md.texi

index 60c0bd2cedef3481dba0fdc5d34e48c7da2f4469..e555532005720a80323d4366c1d3f59f7cc9012d 100644 (file)
@@ -1,3 +1,16 @@
+2014-08-22  Michael Meissner  <meissner@linux.vnet.ibm.com>
+
+       PR target/62195
+       * doc/md.texi (Machine Constraints): Update PowerPC wi constraint
+       documentation to state it is only for VSX operations.
+
+       * config/rs6000/rs6000.c (rs6000_init_hard_regno_mode_ok): Make wi
+       constraint only active if VSX.
+
+       * config/rs6000/rs6000.md (lfiwax): Use wj constraint instead of
+       wi cosntraint for ISA 2.07 lxsiwax/lxsiwzx instructions.
+       (lfiwzx): Likewise.
+
 2014-08-22  David Malcolm  <dmalcolm@redhat.com>
 
        * fwprop.c (single_def_use_dom_walker::before_dom_children):
index 5ac71ac2e996af786acb241b9dd30002a2b75696..b8800e6c369e087d2e17a87b73491faaddcbb3f8 100644 (file)
@@ -74,7 +74,7 @@
 ;; At present, DImode is not allowed in the Altivec registers.  If in the
 ;; future it is allowed, wi/wj can be set to VSX_REGS instead of FLOAT_REGS.
 (define_register_constraint "wi" "rs6000_constraints[RS6000_CONSTRAINT_wi]"
-  "FP or VSX register to hold 64-bit integers or NO_REGS.")
+  "FP or VSX register to hold 64-bit integers for VSX insns or NO_REGS.")
 
 (define_register_constraint "wj" "rs6000_constraints[RS6000_CONSTRAINT_wj]"
   "FP or VSX register to hold 64-bit integers for direct moves or NO_REGS.")
index 9ed2d5b95a0e4facda2babd69f72f46e7c3b4bfb..c8562cc97d8e2d020cc277c501e83701190b3a60 100644 (file)
@@ -2643,7 +2643,7 @@ rs6000_init_hard_regno_mode_ok (bool global_init_p)
        wf - Preferred register class for V4SFmode.
        wg - Float register for power6x move insns.
        wh - FP register for direct move instructions.
-       wi - FP or VSX register to hold 64-bit integers.
+       wi - FP or VSX register to hold 64-bit integers for VSX insns.
        wj - FP or VSX register to hold 64-bit integers for direct moves.
        wk - FP or VSX register to hold 64-bit doubles for direct moves.
        wl - Float register if we can do 32-bit signed int loads.
@@ -2663,16 +2663,14 @@ rs6000_init_hard_regno_mode_ok (bool global_init_p)
     rs6000_constraints[RS6000_CONSTRAINT_f] = FLOAT_REGS;      /* SFmode  */
 
   if (TARGET_HARD_FLOAT && TARGET_FPRS && TARGET_DOUBLE_FLOAT)
-    {
-      rs6000_constraints[RS6000_CONSTRAINT_d]  = FLOAT_REGS;   /* DFmode  */
-      rs6000_constraints[RS6000_CONSTRAINT_wi] = FLOAT_REGS;   /* DImode  */
-    }
+    rs6000_constraints[RS6000_CONSTRAINT_d]  = FLOAT_REGS;     /* DFmode  */
 
   if (TARGET_VSX)
     {
       rs6000_constraints[RS6000_CONSTRAINT_wa] = VSX_REGS;
       rs6000_constraints[RS6000_CONSTRAINT_wd] = VSX_REGS;     /* V2DFmode  */
       rs6000_constraints[RS6000_CONSTRAINT_wf] = VSX_REGS;     /* V4SFmode  */
+      rs6000_constraints[RS6000_CONSTRAINT_wi] = FLOAT_REGS;   /* DImode  */
 
       if (TARGET_VSX_TIMODE)
        rs6000_constraints[RS6000_CONSTRAINT_wt] = VSX_REGS;    /* TImode  */
index 2d1033cbce661c28fbdbceeb025c728747b05bfb..1ab827194518a0de36df050f1565186652a08af0 100644 (file)
 ; We don't define lfiwax/lfiwzx with the normal definition, because we
 ; don't want to support putting SImode in FPR registers.
 (define_insn "lfiwax"
-  [(set (match_operand:DI 0 "gpc_reg_operand" "=d,wi,!wj")
+  [(set (match_operand:DI 0 "gpc_reg_operand" "=d,wj,!wj")
        (unspec:DI [(match_operand:SI 1 "reg_or_indexed_operand" "Z,Z,r")]
                   UNSPEC_LFIWAX))]
   "TARGET_HARD_FLOAT && TARGET_FPRS && TARGET_DOUBLE_FLOAT && TARGET_LFIWAX"
    (set_attr "type" "fpload")])
 
 (define_insn "lfiwzx"
-  [(set (match_operand:DI 0 "gpc_reg_operand" "=d,wi,!wj")
+  [(set (match_operand:DI 0 "gpc_reg_operand" "=d,wj,!wj")
        (unspec:DI [(match_operand:SI 1 "reg_or_indexed_operand" "Z,Z,r")]
                   UNSPEC_LFIWZX))]
   "TARGET_HARD_FLOAT && TARGET_FPRS && TARGET_DOUBLE_FLOAT && TARGET_LFIWZX"
index a2d5bd79371022217c911ab96f1c530224964ae2..0acdb02ba6b32642a8c1b518cb3e8cbb097fa97d 100644 (file)
@@ -2136,7 +2136,7 @@ If @option{-mmfpgpr} was used, a floating point register or NO_REGS.
 Floating point register if direct moves are available, or NO_REGS.
 
 @item wi
-FP or VSX register to hold 64-bit integers or NO_REGS.
+FP or VSX register to hold 64-bit integers for VSX insns or NO_REGS.
 
 @item wj
 FP or VSX register to hold 64-bit integers for direct moves or NO_REGS.