sim: frv: fix ambiguous else compiler warnings
authorMike Frysinger <vapier@gentoo.org>
Sun, 27 Jun 2021 03:59:03 +0000 (23:59 -0400)
committerMike Frysinger <vapier@gentoo.org>
Mon, 28 Jun 2021 03:30:01 +0000 (23:30 -0400)
Add explicit braces to if bodies when the body is another if/else
to fix a bunch of compiler warnings.

sim/frv/ChangeLog
sim/frv/frv.c
sim/frv/profile-fr500.c
sim/frv/profile-fr550.c

index d9029d06b6deda4d4345430cf707965946fb9c8d..945d7606120b71a8c7c7117534e5bea79d931470 100644 (file)
@@ -1,3 +1,9 @@
+2021-06-27  Mike Frysinger  <vapier@gentoo.org>
+
+       * frv.c (frvbf_shift_left_arith_saturate): Add braces to if statement.
+       * profile-fr500.c (adjust_float_register_busy): Likewise.
+       * profile-fr550.c (adjust_float_register_busy): Likewise.
+
 2021-06-22  Mike Frysinger  <vapier@gentoo.org>
 
        * configure: Regenerate.
index aff9dc1a49ef9180bd149daccad80f066d4854f2..22c5fb7d8bdf3a2450c5b8986eb9027a8b2827c6 100644 (file)
@@ -1182,10 +1182,12 @@ frvbf_shift_left_arith_saturate (SIM_CPU *current_cpu, SI arg1, SI arg2)
 
   /* Signed shift by 31 or greater saturates by definition.  */
   if (arg2 >= 31)
-    if (arg1 > 0)
-      return (SI) 0x7fffffff;
-    else
-      return (SI) 0x80000000;
+    {
+      if (arg1 > 0)
+       return (SI) 0x7fffffff;
+      else
+       return (SI) 0x80000000;
+    }
 
   /* OK, arg2 is between 1 and 31.  */
   neg_arg1 = (arg1 < 0);
index f89e451bad847dd26c68e1828ce3667e5f3bbeee..e9cc49dc38d791f92feec223ae8ffe32bfdde579 100644 (file)
@@ -158,22 +158,28 @@ adjust_float_register_busy (SIM_CPU *cpu, INT in_FRi, INT in_FRj, INT out_FRk,
      then their latency will be less than previously recorded.
      See Table 13-13 in the LSI.  */
   if (in_FRi >= 0)
-    if (use_is_fpop (cpu, in_FRi))
-      decrease_FR_busy (cpu, in_FRi, cycles);
-    else
-      enforce_full_fr_latency (cpu, in_FRi);
-  
+    {
+      if (use_is_fpop (cpu, in_FRi))
+       decrease_FR_busy (cpu, in_FRi, cycles);
+      else
+       enforce_full_fr_latency (cpu, in_FRi);
+    }
+
   if (in_FRj >= 0 && in_FRj != in_FRi)
-    if (use_is_fpop (cpu, in_FRj))
-      decrease_FR_busy (cpu, in_FRj, cycles);
-    else
-      enforce_full_fr_latency (cpu, in_FRj);
+    {
+      if (use_is_fpop (cpu, in_FRj))
+       decrease_FR_busy (cpu, in_FRj, cycles);
+      else
+       enforce_full_fr_latency (cpu, in_FRj);
+    }
 
   if (out_FRk >= 0 && out_FRk != in_FRi && out_FRk != in_FRj)
-    if (use_is_fpop (cpu, out_FRk))
-      decrease_FR_busy (cpu, out_FRk, cycles);
-    else
-      enforce_full_fr_latency (cpu, out_FRk);
+    {
+      if (use_is_fpop (cpu, out_FRk))
+       decrease_FR_busy (cpu, out_FRk, cycles);
+      else
+       enforce_full_fr_latency (cpu, out_FRk);
+    }
 }
 
 /* Latency of floating point registers may be less than recorded when followed
index 2bf1729135a8c2469209617998b127dded15f0f5..9b17931abc2937baa5c332f800fd4154c355e330 100644 (file)
@@ -225,10 +225,12 @@ adjust_float_register_busy (SIM_CPU *cpu,
       for (i = 0; i < iwidth; ++i)
        {
          if (! REG_OVERLAP (in_FRi + i, 1, out_FRk, kwidth))
-           if (use_is_fr_load (cpu, in_FRi + i))
-             decrease_FR_busy (cpu, in_FRi + i, 1);
-           else
-             enforce_full_fr_latency (cpu, in_FRi + i);
+           {
+             if (use_is_fr_load (cpu, in_FRi + i))
+               decrease_FR_busy (cpu, in_FRi + i, 1);
+             else
+               enforce_full_fr_latency (cpu, in_FRi + i);
+           }
        }
     }
 
@@ -238,10 +240,12 @@ adjust_float_register_busy (SIM_CPU *cpu,
        {
          if (! REG_OVERLAP (in_FRj + i, 1, in_FRi, iwidth)
              && ! REG_OVERLAP (in_FRj + i, 1, out_FRk, kwidth))
-           if (use_is_fr_load (cpu, in_FRj + i))
-             decrease_FR_busy (cpu, in_FRj + i, 1);
-           else
-             enforce_full_fr_latency (cpu, in_FRj + i);
+           {
+             if (use_is_fr_load (cpu, in_FRj + i))
+               decrease_FR_busy (cpu, in_FRj + i, 1);
+             else
+               enforce_full_fr_latency (cpu, in_FRj + i);
+           }
        }
     }