From: Clifford Wolf <clifford@clifford.at>
Date: Fri, 18 Jul 2014 09:36:34 +0000 (+0200)
Subject: Added automatic conversion from RTLIL::SigSpec to std::vector<RTLIL::SigBit>
X-Git-Tag: yosys-0.4~550
X-Git-Url: https://git.libre-soc.org/?a=commitdiff_plain;h=a721f7d768feb3ce68cb384805ea7f1fde3e08ed;p=yosys.git

Added automatic conversion from RTLIL::SigSpec to std::vector<RTLIL::SigBit>
---

diff --git a/kernel/rtlil.h b/kernel/rtlil.h
index 17406d5d6..3a22d1371 100644
--- a/kernel/rtlil.h
+++ b/kernel/rtlil.h
@@ -542,6 +542,7 @@ struct RTLIL::SigSpec {
 	static bool parse(RTLIL::SigSpec &sig, RTLIL::Module *module, std::string str);
 	static bool parse_sel(RTLIL::SigSpec &sig, RTLIL::Design *design, RTLIL::Module *module, std::string str);
 	static bool parse_rhs(const RTLIL::SigSpec &lhs, RTLIL::SigSpec &sig, RTLIL::Module *module, std::string str);
+	operator std::vector<RTLIL::SigBit>() const { return to_sigbit_vector(); }
 };
 
 inline RTLIL::SigBit::SigBit(const RTLIL::SigSpec &sig) {