From: Luke Kenneth Casson Leighton <lkcl@lkcl.net>
Date: Thu, 10 Jun 2021 12:01:41 +0000 (+0000)
Subject: updated non_generated pinmap json file
X-Git-Tag: LS180_RC3~9
X-Git-Url: https://git.libre-soc.org/?a=commitdiff_plain;h=bc1be8e6ddfba89ba8adbf4c1f54d4023e6fe5ac;p=soclayout.git

updated non_generated pinmap json file
---

diff --git a/experiments9/non_generated/litex_pinpads.json b/experiments9/non_generated/litex_pinpads.json
index 62c7880..be35b2f 100644
--- a/experiments9/non_generated/litex_pinpads.json
+++ b/experiments9/non_generated/litex_pinpads.json
@@ -1 +1 @@
-{"pins.map": {"vddi_4": "power_4", "vddi_5": "power_5", "vddi_6": "power_6", "vddi_7": "power_7", "vddi_0": "power_0", "vddi_1": "power_1", "vddi_2": "power_2", "vddi_3": "power_3", "gpioe_e10": "p_gpio_10", "sdr_clk": "p_sdram_clock", "sdr_casn": "p_sdram_cas_n", "vsse_6": "ioground_6", "vsse_7": "ioground_7", "vsse_4": "ioground_4", "vsse_5": "ioground_5", "sdr_ad10": "p_sdram_a_10", "sdr_ad11": "p_sdram_a_11", "vsse_0": "ioground_0", "vsse_1": "ioground_1", "jtag_tdi": "p_jtag_tdi", "jtag_tdo": "p_jtag_tdo", "jtag_tms": "p_jtag_tms", "sys_pllclk": "p_sys_pllclk", "gpioe_e11": "p_gpio_11", "gpioe_e12": "p_gpio_12", "gpioe_e13": "p_gpio_13", "gpioe_e14": "p_gpio_14", "gpioe_e15": "p_gpio_15", "sdr_rasn": "p_sdram_ras_n", "gpioe_e2": "p_gpio_2", "gpioe_e3": "p_gpio_3", "gpioe_e0": "p_gpio_0", "gpioe_e1": "p_gpio_1", "gpioe_e6": "p_gpio_6", "gpioe_e7": "p_gpio_7", "gpioe_e4": "p_gpio_4", "gpioe_e5": "p_gpio_5", "gpioe_e8": "p_gpio_8", "gpioe_e9": "p_gpio_9", "nc_12": "nc_12", "nc_13": "nc_13", "nc_10": "nc_10", "nc_11": "nc_11", "nc_16": "nc_16", "nc_17": "nc_17", "nc_14": "nc_14", "nc_15": "nc_15", "nc_18": "nc_18", "nc_19": "nc_19", "sys_plltestout": "p_sys_pll_testout_o", "vsse_2": "ioground_2", "vsse_3": "ioground_3", "sdr_ad12": "p_sdram_a_12", "sdr_dqm0": "p_sdram_dm_0", "sdr_dqm1": "p_sdram_dm_1", "sdr_cke": "p_sdram_cke", "uart0_rx": "p_uart_rx", "nc_8": "nc_8", "nc_9": "nc_9", "nc_0": "nc_0", "nc_1": "nc_1", "nc_2": "nc_2", "nc_3": "nc_3", "nc_4": "nc_4", "nc_5": "nc_5", "nc_6": "nc_6", "nc_7": "nc_7", "sys_pllsela1": "p_sys_clksel_1", "sys_pllsela0": "p_sys_clksel_0", "mspi0_ck": "p_spimaster_clk", "sys_pllvcout": "p_sys_pll_vco_o", "mtwi_scl": "p_i2c_scl", "mspi0_miso": "p_spimaster_miso", "mspi0_mosi": "p_spimaster_mosi", "mtwi_sda": "p_i2c_sda", "sdr_d8": "p_sdram_dq_8", "sdr_d9": "p_sdram_dq_9", "uart0_tx": "p_uart_tx", "sdr_d2": "p_sdram_dq_2", "sdr_d3": "p_sdram_dq_3", "sdr_d0": "p_sdram_dq_0", "sdr_d1": "p_sdram_dq_1", "sdr_d6": "p_sdram_dq_6", "sdr_d7": "p_sdram_dq_7", "sdr_d4": "p_sdram_dq_4", "sdr_d5": "p_sdram_dq_5", "mspi0_nss": "p_spimaster_cs_n", "vdde_0": "iopower_0", "vdde_1": "iopower_1", "vdde_2": "iopower_2", "vdde_3": "iopower_3", "vdde_4": "iopower_4", "vdde_5": "iopower_5", "vdde_6": "iopower_6", "vdde_7": "iopower_7", "sdr_ad2": "p_sdram_a_2", "sdr_ad3": "p_sdram_a_3", "sdr_ad0": "p_sdram_a_0", "sdr_ad1": "p_sdram_a_1", "sdr_ad6": "p_sdram_a_6", "sdr_ad7": "p_sdram_a_7", "sdr_ad4": "p_sdram_a_4", "sdr_ad5": "p_sdram_a_5", "sdr_ad8": "p_sdram_a_8", "sdr_ad9": "p_sdram_a_9", "jtag_tck": "p_jtag_tck", "sdr_d10": "p_sdram_dq_10", "sdr_d11": "p_sdram_dq_11", "sdr_d12": "p_sdram_dq_12", "sdr_d13": "p_sdram_dq_13", "sdr_d14": "p_sdram_dq_14", "sdr_d15": "p_sdram_dq_15", "sdr_wen": "p_sdram_we_n", "vssi_2": "ground_2", "vssi_3": "ground_3", "vssi_0": "ground_0", "vssi_1": "ground_1", "vssi_6": "ground_6", "vssi_7": "ground_7", "vssi_4": "ground_4", "vssi_5": "ground_5", "sdr_csn0": "p_sdram_cs_n", "eint_2": "p_eint_2", "eint_1": "p_eint_1", "eint_0": "p_eint_0", "sdr_ba0": "p_sdram_ba_0", "sdr_ba1": "p_sdram_ba_1"}, "chip.clocks": {"MSPI": "p_spimaster_clk", "SDR": "p_sdram_clock", "JTAG": "p_jtag_tck", "MTWI": "p_i2c_scl"}, "pads.north": ["nc_0", "nc_1", "nc_2", "nc_3", "nc_4", "nc_5", "ioground_6", "iopower_6", "power_6", "ground_6", "nc_6", "nc_7", "nc_8", "nc_9", "nc_10", "nc_11", "nc_12", "nc_13", "nc_14", "nc_15", "nc_16", "nc_17", "ground_7", "power_7", "ioground_7", "iopower_7", "nc_18", "sys_rst", "p_sys_pllclk", "p_sys_clksel_0", "p_sys_clksel_1", "p_sys_pll_testout_o"], "chip.n_extpower": 8, "chip.n_intpower": 8, "litex.map": {"uart_rx": "p_uart_rx", "p_sys_clksel_0": "p_sys_clksel_0", "p_sys_clksel_1": "p_sys_clksel_1", "jtag_tdi": "p_jtag_tdi", "jtag_tdo": "p_jtag_tdo", "gpio_e0": "p_gpio_0", "gpio_e1": "p_gpio_1", "gpio_e2": "p_gpio_2", "gpio_e3": "p_gpio_3", "gpio_e4": "p_gpio_4", "gpio_e5": "p_gpio_5", "gpio_e6": "p_gpio_6", "gpio_e7": "p_gpio_7", "gpio_e8": "p_gpio_8", "gpio_e9": "p_gpio_9", "sdr_we_n": "p_sdram_we_n", "jtag_tms": "p_jtag_tms", "sys_pll_testout_o": "p_sys_pll_testout_o", "sys_pllclk": "p_sys_pllclk", "gpio_e12": "p_gpio_12", "gpio_e13": "p_gpio_13", "gpio_e10": "p_gpio_10", "gpio_e11": "p_gpio_11", "sdr_cas_n": "p_sdram_cas_n", "gpio_e14": "p_gpio_14", "gpio_e15": "p_gpio_15", "uart_tx": "p_uart_tx", "mspi0_clk": "p_spimaster_clk", "mspi0_cs_n": "p_spimaster_cs_n", "sdr_dq_0": "p_sdram_dq_0", "sdr_dq_1": "p_sdram_dq_1", "sdr_dq_2": "p_sdram_dq_2", "sdr_dq_3": "p_sdram_dq_3", "sdr_dq_4": "p_sdram_dq_4", "sdr_dq_5": "p_sdram_dq_5", "sdr_dq_6": "p_sdram_dq_6", "sdr_dq_7": "p_sdram_dq_7", "sdr_dq_8": "p_sdram_dq_8", "sdr_dq_9": "p_sdram_dq_9", "sdr_a_12": "p_sdram_a_12", "sdr_a_11": "p_sdram_a_11", "sdr_a_10": "p_sdram_a_10", "sdr_ras_n": "p_sdram_ras_n", "sdr_dq_12": "p_sdram_dq_12", "sdr_dq_13": "p_sdram_dq_13", "sdr_dq_10": "p_sdram_dq_10", "sdr_dq_11": "p_sdram_dq_11", "sdr_dq_14": "p_sdram_dq_14", "sdr_dq_15": "p_sdram_dq_15", "sdr_dm_0": "p_sdram_dm_0", "sdr_dm_1": "p_sdram_dm_1", "sdr_a_3": "p_sdram_a_3", "sdr_a_2": "p_sdram_a_2", "sdr_a_1": "p_sdram_a_1", "sdr_a_0": "p_sdram_a_0", "sdr_a_7": "p_sdram_a_7", "sdr_a_6": "p_sdram_a_6", "sdr_a_5": "p_sdram_a_5", "sdr_a_4": "p_sdram_a_4", "ioground_2": "ioground_2", "ioground_3": "ioground_3", "ioground_0": "ioground_0", "sdr_a_8": "p_sdram_a_8", "ioground_6": "ioground_6", "ioground_7": "ioground_7", "ioground_4": "ioground_4", "ioground_5": "ioground_5", "sys_pll_vco_o": "p_sys_pll_vco_o", "ground_5": "ground_5", "ground_6": "ground_6", "ground_7": "ground_7", "ground_0": "ground_0", "ground_1": "ground_1", "ground_2": "ground_2", "ground_3": "ground_3", "mtwi_scl": "p_i2c_scl", "mspi0_miso": "p_spimaster_miso", "sdr_a_9": "p_sdram_a_9", "sdr_cs_n": "p_sdram_cs_n", "mspi0_mosi": "p_spimaster_mosi", "ioground_1": "ioground_1", "mtwi_sda": "p_i2c_sda", "sdr_ba_0": "p_sdram_ba_0", "sdr_ba_1": "p_sdram_ba_1", "ground_4": "ground_4", "power_5": "power_5", "power_4": "power_4", "power_7": "power_7", "power_6": "power_6", "power_1": "power_1", "power_0": "power_0", "power_3": "power_3", "power_2": "power_2", "jtag_tck": "p_jtag_tck", "sdr_cke": "p_sdram_cke", "sdr_clock": "p_sdram_clock", "iopower_7": "iopower_7", "iopower_6": "iopower_6", "iopower_5": "iopower_5", "iopower_4": "iopower_4", "iopower_3": "iopower_3", "iopower_2": "iopower_2", "iopower_1": "iopower_1", "iopower_0": "iopower_0", "eint_2": "p_eint_2", "eint_1": "p_eint_1", "eint_0": "p_eint_0"}, "pins.specs": {"MSPI:0": ["CK+", "NSS+", "MOSI+", "MISO-"], "VSS:I": ["0-", "1-", "2-", "3-", "4-", "5-", "6-", "7-"], "VDD:I": ["0-", "1-", "2-", "3-", "4-", "5-", "6-", "7-"], "SYS:": ["PLLVCOUT+", "RST-", "PLLCLK-", "PLLSELA0-", "PLLSELA1-", "PLLTESTOUT+"], "VDD:E": ["0-", "1-", "2-", "3-", "4-", "5-", "6-", "7-"], "JTAG:": ["TMS-", "TDI-", "TDO+", "TCK+"], "UART:0": ["TX+", "RX-"], "VSS:E": ["0-", "1-", "2-", "3-", "4-", "5-", "6-", "7-"], "SDR:": ["DQM0+", "D0*", "D1*", "D2*", "D3*", "D4*", "D5*", "D6*", "D7*", "BA0+", "BA1+", "AD0+", "AD1+", "AD2+", "AD3+", "AD4+", "AD5+", "AD6+", "AD7+", "AD8+", "AD9+", "AD10+", "AD11+", "AD12+", "DQM1+", "D8*", "D9*", "D10*", "D11*", "D12*", "D13*", "D14*", "D15*", "CLK+", "CKE+", "RASn+", "CASn+", "WEn+", "CSn0+"], "GPIO:": ["E0*", "E1*", "E2*", "E3*", "E4*", "E5*", "E6*", "E7*", "E8*", "E9*", "E10*", "E11*", "E12*", "E13*", "E14*", "E15*"], "MTWI:": ["SDA*", "SCL+"], "EINT:": ["0-", "1-", "2-"]}, "pads.east": ["p_sys_pll_vco_o", "p_gpio_0", "p_gpio_1", "p_gpio_2", "p_gpio_3", "p_gpio_4", "ioground_4", "iopower_4", "power_4", "ground_4", "p_gpio_5", "p_gpio_6", "p_gpio_7", "p_jtag_tms", "p_jtag_tdi", "p_jtag_tdo", "p_jtag_tck", "p_gpio_8", "p_gpio_9", "p_gpio_10", "p_gpio_11", "p_gpio_12", "ground_5", "power_5", "ioground_5", "iopower_5", "p_gpio_13", "p_gpio_14", "p_gpio_15", "p_eint_0", "p_eint_1", "p_eint_2"], "chip.domains": {"EINT": ["p_eint_0", "p_eint_1", "p_eint_2"], "SDR": ["p_sdram_dm_0", "p_sdram_dq_0", "p_sdram_dq_1", "p_sdram_dq_2", "p_sdram_dq_3", "p_sdram_dq_4", "p_sdram_dq_5", "p_sdram_dq_6", "p_sdram_dq_7", "p_sdram_ba_0", "p_sdram_ba_1", "p_sdram_a_0", "p_sdram_a_1", "p_sdram_a_2", "p_sdram_a_3", "p_sdram_a_4", "p_sdram_a_5", "p_sdram_a_6", "p_sdram_a_7", "p_sdram_a_8", "p_sdram_a_9", "p_sdram_a_10", "p_sdram_a_11", "p_sdram_a_12", "p_sdram_dm_1", "p_sdram_dq_8", "p_sdram_dq_9", "p_sdram_dq_10", "p_sdram_dq_11", "p_sdram_dq_12", "p_sdram_dq_13", "p_sdram_dq_14", "p_sdram_dq_15", "p_sdram_clock", "p_sdram_cke", "p_sdram_ras_n", "p_sdram_cas_n", "p_sdram_we_n", "p_sdram_cs_n"], "MTWI": ["p_i2c_sda", "p_i2c_scl"], "UART": ["p_uart_tx", "p_uart_rx"], "MSPI": ["p_spimaster_clk", "p_spimaster_cs_n", "p_spimaster_mosi", "p_spimaster_miso"], "GPIO": ["p_gpio_0", "p_gpio_1", "p_gpio_2", "p_gpio_3", "p_gpio_4", "p_gpio_5", "p_gpio_6", "p_gpio_7", "p_gpio_8", "p_gpio_9", "p_gpio_10", "p_gpio_11", "p_gpio_12", "p_gpio_13", "p_gpio_14", "p_gpio_15"], "JTAG": ["p_jtag_tms", "p_jtag_tdi", "p_jtag_tdo", "p_jtag_tck"]}, "pads.west": ["p_sdram_a_10", "p_sdram_a_11", "p_sdram_a_12", "p_sdram_dm_1", "iopower_2", "ioground_2", "power_2", "ground_2", "p_sdram_dq_8", "p_sdram_dq_9", "p_sdram_dq_10", "p_sdram_dq_11", "p_sdram_dq_12", "p_sdram_dq_13", "p_sdram_dq_14", "p_sdram_dq_15", "p_sdram_clock", "p_sdram_cke", "p_sdram_ras_n", "p_sdram_cas_n", "p_sdram_we_n", "p_sdram_cs_n", "ground_3", "power_3", "ioground_3", "iopower_3", "p_uart_tx", "p_uart_rx", "p_spimaster_clk", "p_spimaster_cs_n", "p_spimaster_mosi", "p_spimaster_miso"], "pads.instances": [["ioground_6", "iovss"], ["iopower_6", "iovdd"], ["power_6", "vdd"], ["ground_6", "vss"], ["ground_7", "vss"], ["power_7", "vdd"], ["ioground_7", "iovss"], ["iopower_7", "iovdd"], ["sys_rst", "sys_rst", "sys_rst", "-"], ["p_sys_pllclk", "sys_pllclk", "sys_pllclk", "-"], ["p_sys_clksel_0", "sys_clksel_i(0)", "sys_clksel_i(0)", "-"], ["p_sys_clksel_1", "sys_clksel_i(1)", "sys_clksel_i(1)", "-"], ["p_sys_pll_testout_o", "sys_pll_testout_o", "sys_pll_testout_o", "+"], ["p_sys_pll_vco_o", "sys_pll_vco_o", "sys_pll_vco_o", "A+"], ["p_gpio_0", "gpio_0", "gpio_o(0)", "gpio_i(0)", "gpio_oe(0)", "*"], ["p_gpio_1", "gpio_1", "gpio_o(1)", "gpio_i(1)", "gpio_oe(1)", "*"], ["p_gpio_2", "gpio_2", "gpio_o(2)", "gpio_i(2)", "gpio_oe(2)", "*"], ["p_gpio_3", "gpio_3", "gpio_o(3)", "gpio_i(3)", "gpio_oe(3)", "*"], ["p_gpio_4", "gpio_4", "gpio_o(4)", "gpio_i(4)", "gpio_oe(4)", "*"], ["ioground_4", "iovss"], ["iopower_4", "iovdd"], ["power_4", "vdd"], ["ground_4", "vss"], ["p_gpio_5", "gpio_5", "gpio_o(5)", "gpio_i(5)", "gpio_oe(5)", "*"], ["p_gpio_6", "gpio_6", "gpio_o(6)", "gpio_i(6)", "gpio_oe(6)", "*"], ["p_gpio_7", "gpio_7", "gpio_o(7)", "gpio_i(7)", "gpio_oe(7)", "*"], ["p_jtag_tms", "jtag_tms", "jtag_tms", "-"], ["p_jtag_tdi", "jtag_tdi", "jtag_tdi", "-"], ["p_jtag_tdo", "jtag_tdo", "jtag_tdo", "+"], ["p_jtag_tck", "jtag_tck", "jtag_tck", "+"], ["p_gpio_8", "gpio_8", "gpio_o(8)", "gpio_i(8)", "gpio_oe(8)", "*"], ["p_gpio_9", "gpio_9", "gpio_o(9)", "gpio_i(9)", "gpio_oe(9)", "*"], ["p_gpio_10", "gpio_10", "gpio_o(10)", "gpio_i(10)", "gpio_oe(10)", "*"], ["p_gpio_11", "gpio_11", "gpio_o(11)", "gpio_i(11)", "gpio_oe(11)", "*"], ["p_gpio_12", "gpio_12", "gpio_o(12)", "gpio_i(12)", "gpio_oe(12)", "*"], ["ground_5", "vss"], ["power_5", "vdd"], ["ioground_5", "iovss"], ["iopower_5", "iovdd"], ["p_gpio_13", "gpio_13", "gpio_o(13)", "gpio_i(13)", "gpio_oe(13)", "*"], ["p_gpio_14", "gpio_14", "gpio_o(14)", "gpio_i(14)", "gpio_oe(14)", "*"], ["p_gpio_15", "gpio_15", "gpio_o(15)", "gpio_i(15)", "gpio_oe(15)", "*"], ["p_eint_0", "eint_0", "eint_0", "-"], ["p_eint_1", "eint_1", "eint_1", "-"], ["p_eint_2", "eint_2", "eint_2", "-"], ["iopower_0", "iovdd"], ["ioground_0", "iovss"], ["power_0", "vdd"], ["ground_0", "vss"], ["p_i2c_sda", "i2c_sda", "i2c_sda_o", "i2c_sda_i", "i2c_sda_oe", "*"], ["p_i2c_scl", "i2c_scl", "i2c_scl", "+"], ["p_sdram_dm_0", "sdram_dm(0)", "sdram_dm(0)", "+"], ["p_sdram_dq_0", "sdram_dq_0", "sdram_dq_o(0)", "sdram_dq_i(0)", "sdram_dq_oe(0)", "*"], ["p_sdram_dq_1", "sdram_dq_1", "sdram_dq_o(1)", "sdram_dq_i(1)", "sdram_dq_oe(1)", "*"], ["p_sdram_dq_2", "sdram_dq_2", "sdram_dq_o(2)", "sdram_dq_i(2)", "sdram_dq_oe(2)", "*"], ["p_sdram_dq_3", "sdram_dq_3", "sdram_dq_o(3)", "sdram_dq_i(3)", "sdram_dq_oe(3)", "*"], ["p_sdram_dq_4", "sdram_dq_4", "sdram_dq_o(4)", "sdram_dq_i(4)", "sdram_dq_oe(4)", "*"], ["p_sdram_dq_5", "sdram_dq_5", "sdram_dq_o(5)", "sdram_dq_i(5)", "sdram_dq_oe(5)", "*"], ["p_sdram_dq_6", "sdram_dq_6", "sdram_dq_o(6)", "sdram_dq_i(6)", "sdram_dq_oe(6)", "*"], ["p_sdram_dq_7", "sdram_dq_7", "sdram_dq_o(7)", "sdram_dq_i(7)", "sdram_dq_oe(7)", "*"], ["p_sdram_ba_0", "sdram_ba(0)", "sdram_ba(0)", "+"], ["p_sdram_ba_1", "sdram_ba(1)", "sdram_ba(1)", "+"], ["p_sdram_a_0", "sdram_a(0)", "sdram_a(0)", "+"], ["p_sdram_a_1", "sdram_a(1)", "sdram_a(1)", "+"], ["p_sdram_a_2", "sdram_a(2)", "sdram_a(2)", "+"], ["p_sdram_a_3", "sdram_a(3)", "sdram_a(3)", "+"], ["ground_1", "vss"], ["power_1", "vdd"], ["ioground_1", "iovss"], ["iopower_1", "iovdd"], ["p_sdram_a_4", "sdram_a(4)", "sdram_a(4)", "+"], ["p_sdram_a_5", "sdram_a(5)", "sdram_a(5)", "+"], ["p_sdram_a_6", "sdram_a(6)", "sdram_a(6)", "+"], ["p_sdram_a_7", "sdram_a(7)", "sdram_a(7)", "+"], ["p_sdram_a_8", "sdram_a(8)", "sdram_a(8)", "+"], ["p_sdram_a_9", "sdram_a(9)", "sdram_a(9)", "+"], ["p_sdram_a_10", "sdram_a(10)", "sdram_a(10)", "+"], ["p_sdram_a_11", "sdram_a(11)", "sdram_a(11)", "+"], ["p_sdram_a_12", "sdram_a(12)", "sdram_a(12)", "+"], ["p_sdram_dm_1", "sdram_dm(1)", "sdram_dm(1)", "+"], ["iopower_2", "iovdd"], ["ioground_2", "iovss"], ["power_2", "vdd"], ["ground_2", "vss"], ["p_sdram_dq_8", "sdram_dq_8", "sdram_dq_o(8)", "sdram_dq_i(8)", "sdram_dq_oe(8)", "*"], ["p_sdram_dq_9", "sdram_dq_9", "sdram_dq_o(9)", "sdram_dq_i(9)", "sdram_dq_oe(9)", "*"], ["p_sdram_dq_10", "sdram_dq_10", "sdram_dq_o(10)", "sdram_dq_i(10)", "sdram_dq_oe(10)", "*"], ["p_sdram_dq_11", "sdram_dq_11", "sdram_dq_o(11)", "sdram_dq_i(11)", "sdram_dq_oe(11)", "*"], ["p_sdram_dq_12", "sdram_dq_12", "sdram_dq_o(12)", "sdram_dq_i(12)", "sdram_dq_oe(12)", "*"], ["p_sdram_dq_13", "sdram_dq_13", "sdram_dq_o(13)", "sdram_dq_i(13)", "sdram_dq_oe(13)", "*"], ["p_sdram_dq_14", "sdram_dq_14", "sdram_dq_o(14)", "sdram_dq_i(14)", "sdram_dq_oe(14)", "*"], ["p_sdram_dq_15", "sdram_dq_15", "sdram_dq_o(15)", "sdram_dq_i(15)", "sdram_dq_oe(15)", "*"], ["p_sdram_clock", "sdram_clock", "sdram_clock", "+"], ["p_sdram_cke", "sdram_cke", "sdram_cke", "+"], ["p_sdram_ras_n", "sdram_ras_n", "sdram_ras_n", "+"], ["p_sdram_cas_n", "sdram_cas_n", "sdram_cas_n", "+"], ["p_sdram_we_n", "sdram_we_n", "sdram_we_n", "+"], ["p_sdram_cs_n", "sdram_cs_n", "sdram_cs_n", "+"], ["ground_3", "vss"], ["power_3", "vdd"], ["ioground_3", "iovss"], ["iopower_3", "iovdd"], ["p_uart_tx", "uart_tx", "uart_tx", "+"], ["p_uart_rx", "uart_rx", "uart_rx", "-"], ["p_spimaster_clk", "spimaster_clk", "spimaster_clk", "+"], ["p_spimaster_cs_n", "spimaster_cs_n", "spimaster_cs_n", "+"], ["p_spimaster_mosi", "spimaster_mosi", "spimaster_mosi", "+"], ["p_spimaster_miso", "spimaster_miso", "spimaster_miso", "-"], ["nc_0", "nc(0)", "nc(0)", "-"], ["nc_1", "nc(1)", "nc(1)", "-"], ["nc_2", "nc(2)", "nc(2)", "-"], ["nc_3", "nc(3)", "nc(3)", "-"], ["nc_4", "nc(4)", "nc(4)", "-"], ["nc_5", "nc(5)", "nc(5)", "-"], ["nc_6", "nc(6)", "nc(6)", "-"], ["nc_7", "nc(7)", "nc(7)", "-"], ["nc_8", "nc(8)", "nc(8)", "-"], ["nc_9", "nc(9)", "nc(9)", "-"], ["nc_10", "nc(10)", "nc(10)", "-"], ["nc_11", "nc(11)", "nc(11)", "-"], ["nc_12", "nc(12)", "nc(12)", "-"], ["nc_13", "nc(13)", "nc(13)", "-"], ["nc_14", "nc(14)", "nc(14)", "-"], ["nc_15", "nc(15)", "nc(15)", "-"], ["nc_16", "nc(16)", "nc(16)", "-"], ["nc_17", "nc(17)", "nc(17)", "-"], ["nc_18", "nc(18)", "nc(18)", "-"], ["nc_19", "nc(19)", "nc(19)", "-"]], "pads.south": ["iopower_0", "ioground_0", "power_0", "ground_0", "p_i2c_sda", "p_i2c_scl", "p_sdram_dm_0", "p_sdram_dq_0", "p_sdram_dq_1", "p_sdram_dq_2", "p_sdram_dq_3", "p_sdram_dq_4", "p_sdram_dq_5", "p_sdram_dq_6", "p_sdram_dq_7", "p_sdram_ba_0", "p_sdram_ba_1", "p_sdram_a_0", "p_sdram_a_1", "p_sdram_a_2", "p_sdram_a_3", "nc_19", "ground_1", "power_1", "ioground_1", "iopower_1", "p_sdram_a_4", "p_sdram_a_5", "p_sdram_a_6", "p_sdram_a_7", "p_sdram_a_8", "p_sdram_a_9"]}
\ No newline at end of file
+{"pins.map": {"vddi_4": "power_4", "vddi_5": "power_5", "vddi_6": "power_6", "vddi_7": "power_7", "vddi_0": "power_0", "vddi_1": "power_1", "vddi_2": "power_2", "vddi_3": "power_3", "gpioe_e10": "p_gpio_10", "sdr_clk": "p_sdram_clock", "sdr_casn": "p_sdram_cas_n", "vsse_6": "ioground_6", "vsse_7": "ioground_7", "vsse_4": "ioground_4", "vsse_5": "ioground_5", "sdr_ad10": "p_sdram_a_10", "sdr_ad11": "p_sdram_a_11", "sdr_ad12": "p_sdram_a_12", "vsse_1": "ioground_1", "jtag_tdi": "p_jtag_tdi", "jtag_tdo": "p_jtag_tdo", "jtag_tms": "p_jtag_tms", "sys_pllclk": "p_sys_pllclk", "gpioe_e11": "p_gpio_11", "gpioe_e12": "p_gpio_12", "gpioe_e13": "p_gpio_13", "gpioe_e14": "p_gpio_14", "gpioe_e15": "p_gpio_15", "sdr_rasn": "p_sdram_ras_n", "gpioe_e2": "p_gpio_2", "gpioe_e3": "p_gpio_3", "gpioe_e0": "p_gpio_0", "gpioe_e1": "p_gpio_1", "gpioe_e6": "p_gpio_6", "gpioe_e7": "p_gpio_7", "gpioe_e4": "p_gpio_4", "gpioe_e5": "p_gpio_5", "gpioe_e8": "p_gpio_8", "gpioe_e9": "p_gpio_9", "sdr_d14": "p_sdram_dq_14", "nc_12": "nc_12", "nc_13": "nc_13", "nc_10": "nc_10", "nc_11": "nc_11", "nc_16": "nc_16", "nc_17": "nc_17", "nc_14": "nc_14", "nc_15": "nc_15", "nc_18": "nc_18", "nc_19": "nc_19", "sys_plltestout": "p_sys_pll_testout_o", "vsse_2": "ioground_2", "vsse_3": "ioground_3", "vsse_0": "ioground_0", "sdr_dqm0": "p_sdram_dm_0", "sdr_dqm1": "p_sdram_dm_1", "sdr_wen": "p_sdram_we_n", "uart0_rx": "p_uart_rx", "nc_8": "nc_8", "nc_9": "nc_9", "nc_0": "nc_0", "nc_1": "nc_1", "nc_2": "nc_2", "nc_3": "nc_3", "nc_4": "nc_4", "nc_5": "nc_5", "nc_6": "nc_6", "nc_7": "nc_7", "sys_pllsela1": "p_sys_clksel_1", "sys_pllsela0": "p_sys_clksel_0", "mspi0_ck": "p_spimaster_clk", "sys_pllvcout": "p_sys_pll_vco_o", "mtwi_scl": "p_i2c_scl", "mspi0_miso": "p_spimaster_miso", "mspi0_mosi": "p_spimaster_mosi", "mtwi_sda": "p_i2c_sda", "sdr_d8": "p_sdram_dq_8", "sdr_d9": "p_sdram_dq_9", "uart0_tx": "p_uart_tx", "sdr_d2": "p_sdram_dq_2", "sdr_d3": "p_sdram_dq_3", "sdr_d0": "p_sdram_dq_0", "sdr_d1": "p_sdram_dq_1", "sdr_d6": "p_sdram_dq_6", "sdr_d7": "p_sdram_dq_7", "sdr_d4": "p_sdram_dq_4", "sdr_d5": "p_sdram_dq_5", "mspi0_nss": "p_spimaster_cs_n", "vdde_0": "iopower_0", "vdde_1": "iopower_1", "vdde_2": "iopower_2", "vdde_3": "iopower_3", "vdde_4": "iopower_4", "vdde_5": "iopower_5", "vdde_6": "iopower_6", "vdde_7": "iopower_7", "sdr_ad2": "p_sdram_a_2", "sdr_ad3": "p_sdram_a_3", "sdr_ad0": "p_sdram_a_0", "sdr_ad1": "p_sdram_a_1", "sdr_ad6": "p_sdram_a_6", "sdr_ad7": "p_sdram_a_7", "sdr_ad4": "p_sdram_a_4", "sdr_ad5": "p_sdram_a_5", "sdr_ad8": "p_sdram_a_8", "sdr_ad9": "p_sdram_a_9", "jtag_tck": "p_jtag_tck", "sdr_d10": "p_sdram_dq_10", "sdr_d11": "p_sdram_dq_11", "sdr_d12": "p_sdram_dq_12", "sdr_d13": "p_sdram_dq_13", "sdr_cke": "p_sdram_cke", "sdr_d15": "p_sdram_dq_15", "vssi_2": "ground_2", "vssi_3": "ground_3", "vssi_0": "ground_0", "vssi_1": "ground_1", "vssi_6": "ground_6", "vssi_7": "ground_7", "vssi_4": "ground_4", "vssi_5": "ground_5", "sdr_csn0": "p_sdram_cs_n", "eint_2": "p_eint_2", "eint_1": "p_eint_1", "eint_0": "p_eint_0", "sdr_ba0": "p_sdram_ba_0", "sdr_ba1": "p_sdram_ba_1"}, "chip.clocks": {"MSPI": "p_spimaster_clk", "SDR": "p_sdram_clock", "JTAG": "p_jtag_tck", "MTWI": "p_i2c_scl"}, "pads.north": ["nc_1", "nc_2", "nc_3", "nc_4", "nc_5", "nc_6", "ioground_6", "iopower_6", "power_6", "ground_6", "nc_7", "nc_8", "nc_9", "nc_10", "nc_11", "nc_12", "nc_13", "nc_14", "nc_15", "nc_16", "nc_17", "nc_18", "ground_7", "power_7", "ioground_7", "iopower_7", "nc_19", "sys_rst", "p_sys_pllclk", "p_sys_clksel_0", "p_sys_clksel_1", "p_sys_pll_testout_o"], "chip.n_extpower": 8, "chip.n_intpower": 8, "litex.map": {"uart_rx": "p_uart_rx", "ground_4": "ground_4", "p_sys_clksel_0": "p_sys_clksel_0", "p_sys_clksel_1": "p_sys_clksel_1", "jtag_tdi": "p_jtag_tdi", "jtag_tdo": "p_jtag_tdo", "sdr_ras_n": "p_sdram_ras_n", "gpio_e1": "p_gpio_1", "gpio_e2": "p_gpio_2", "gpio_e3": "p_gpio_3", "gpio_e4": "p_gpio_4", "gpio_e5": "p_gpio_5", "gpio_e6": "p_gpio_6", "gpio_e7": "p_gpio_7", "gpio_e8": "p_gpio_8", "gpio_e9": "p_gpio_9", "sdr_we_n": "p_sdram_we_n", "jtag_tms": "p_jtag_tms", "sys_pll_testout_o": "p_sys_pll_testout_o", "sys_pllclk": "p_sys_pllclk", "gpio_e12": "p_gpio_12", "gpio_e13": "p_gpio_13", "gpio_e10": "p_gpio_10", "gpio_e11": "p_gpio_11", "sdr_cas_n": "p_sdram_cas_n", "gpio_e14": "p_gpio_14", "gpio_e15": "p_gpio_15", "uart_tx": "p_uart_tx", "mspi0_clk": "p_spimaster_clk", "mspi0_cs_n": "p_spimaster_cs_n", "sdr_dq_0": "p_sdram_dq_0", "sdr_dq_1": "p_sdram_dq_1", "sdr_dq_2": "p_sdram_dq_2", "sdr_dq_3": "p_sdram_dq_3", "sdr_dq_4": "p_sdram_dq_4", "sdr_dq_5": "p_sdram_dq_5", "sdr_dq_6": "p_sdram_dq_6", "sdr_dq_7": "p_sdram_dq_7", "sdr_dq_8": "p_sdram_dq_8", "sdr_dq_9": "p_sdram_dq_9", "sdr_a_12": "p_sdram_a_12", "sdr_a_11": "p_sdram_a_11", "sdr_a_10": "p_sdram_a_10", "sdr_dq_12": "p_sdram_dq_12", "sdr_dq_13": "p_sdram_dq_13", "sdr_dq_10": "p_sdram_dq_10", "sdr_dq_11": "p_sdram_dq_11", "sdr_dq_14": "p_sdram_dq_14", "sdr_dq_15": "p_sdram_dq_15", "sdr_dm_0": "p_sdram_dm_0", "sdr_dm_1": "p_sdram_dm_1", "sdr_a_3": "p_sdram_a_3", "sdr_a_2": "p_sdram_a_2", "sdr_a_1": "p_sdram_a_1", "sdr_a_0": "p_sdram_a_0", "sdr_a_7": "p_sdram_a_7", "sdr_a_6": "p_sdram_a_6", "sdr_a_5": "p_sdram_a_5", "sdr_a_4": "p_sdram_a_4", "ioground_2": "ioground_2", "ioground_3": "ioground_3", "ioground_0": "ioground_0", "ioground_1": "ioground_1", "ioground_6": "ioground_6", "ioground_7": "ioground_7", "ioground_4": "ioground_4", "ioground_5": "ioground_5", "sys_pll_vco_o": "p_sys_pll_vco_o", "ground_5": "ground_5", "ground_6": "ground_6", "ground_7": "ground_7", "ground_0": "ground_0", "ground_1": "ground_1", "ground_2": "ground_2", "ground_3": "ground_3", "mtwi_scl": "p_i2c_scl", "mspi0_miso": "p_spimaster_miso", "sdr_a_9": "p_sdram_a_9", "iopower_2": "iopower_2", "mspi0_mosi": "p_spimaster_mosi", "sdr_a_8": "p_sdram_a_8", "mtwi_sda": "p_i2c_sda", "sdr_ba_0": "p_sdram_ba_0", "sdr_ba_1": "p_sdram_ba_1", "gpio_e0": "p_gpio_0", "power_5": "power_5", "power_4": "power_4", "power_7": "power_7", "power_6": "power_6", "power_1": "power_1", "power_0": "power_0", "power_3": "power_3", "power_2": "power_2", "jtag_tck": "p_jtag_tck", "sdr_cke": "p_sdram_cke", "sdr_clock": "p_sdram_clock", "iopower_7": "iopower_7", "iopower_6": "iopower_6", "iopower_5": "iopower_5", "iopower_4": "iopower_4", "iopower_3": "iopower_3", "sdr_cs_n": "p_sdram_cs_n", "iopower_1": "iopower_1", "iopower_0": "iopower_0", "eint_2": "p_eint_2", "eint_1": "p_eint_1", "eint_0": "p_eint_0"}, "pins.specs": {"MSPI:0": ["CK+", "NSS+", "MOSI+", "MISO-"], "VSS:I": ["0-", "1-", "2-", "3-", "4-", "5-", "6-", "7-"], "VDD:I": ["0-", "1-", "2-", "3-", "4-", "5-", "6-", "7-"], "SYS:": ["PLLVCOUT+", "RST-", "PLLCLK-", "PLLSELA0-", "PLLSELA1-", "PLLTESTOUT+"], "VDD:E": ["0-", "1-", "2-", "3-", "4-", "5-", "6-", "7-"], "JTAG:": ["TMS-", "TDI-", "TDO+", "TCK+"], "UART:0": ["TX+", "RX-"], "VSS:E": ["0-", "1-", "2-", "3-", "4-", "5-", "6-", "7-"], "SDR:": ["DQM0+", "D0*", "D1*", "D2*", "D3*", "D4*", "D5*", "D6*", "D7*", "BA0+", "BA1+", "AD0+", "AD1+", "AD2+", "AD3+", "AD4+", "AD5+", "AD6+", "AD7+", "AD8+", "AD9+", "AD10+", "AD11+", "AD12+", "DQM1+", "D8*", "D9*", "D10*", "D11*", "D12*", "D13*", "D14*", "D15*", "CLK+", "CKE+", "RASn+", "CASn+", "WEn+", "CSn0+"], "GPIO:": ["E0*", "E1*", "E2*", "E3*", "E4*", "E5*", "E6*", "E7*", "E8*", "E9*", "E10*", "E11*", "E12*", "E13*", "E14*", "E15*"], "MTWI:": ["SDA*", "SCL+"], "EINT:": ["0-", "1-", "2-"]}, "pads.east": ["p_sys_pll_vco_o", "p_gpio_0", "p_gpio_1", "p_gpio_2", "p_gpio_3", "p_gpio_4", "ioground_4", "iopower_4", "power_4", "ground_4", "p_gpio_5", "p_gpio_6", "p_gpio_7", "p_jtag_tms", "p_jtag_tdi", "p_jtag_tdo", "p_jtag_tck", "p_gpio_8", "p_gpio_9", "p_gpio_10", "p_gpio_11", "p_gpio_12", "ground_5", "power_5", "ioground_5", "iopower_5", "p_gpio_13", "p_gpio_14", "p_gpio_15", "p_eint_0", "p_eint_1", "p_eint_2"], "chip.domains": {"EINT": ["p_eint_0", "p_eint_1", "p_eint_2"], "SDR": ["p_sdram_a_10", "p_sdram_a_11", "p_sdram_a_12", "p_sdram_dm_1", "p_sdram_dq_8", "p_sdram_dq_9", "p_sdram_dq_10", "p_sdram_dq_11", "p_sdram_dq_12", "p_sdram_dq_13", "p_sdram_dq_14", "p_sdram_dq_15", "p_sdram_clock", "p_sdram_cke", "p_sdram_ras_n", "p_sdram_cas_n", "p_sdram_we_n", "p_sdram_cs_n", "p_sdram_dm_0", "p_sdram_dq_0", "p_sdram_dq_1", "p_sdram_dq_2", "p_sdram_dq_3", "p_sdram_dq_4", "p_sdram_dq_5", "p_sdram_dq_6", "p_sdram_dq_7", "p_sdram_ba_0", "p_sdram_ba_1", "p_sdram_a_0", "p_sdram_a_1", "p_sdram_a_2", "p_sdram_a_3", "p_sdram_a_4", "p_sdram_a_5", "p_sdram_a_6", "p_sdram_a_7", "p_sdram_a_8", "p_sdram_a_9"], "MTWI": ["p_i2c_sda", "p_i2c_scl"], "UART": ["p_uart_tx", "p_uart_rx"], "MSPI": ["p_spimaster_clk", "p_spimaster_cs_n", "p_spimaster_mosi", "p_spimaster_miso"], "GPIO": ["p_gpio_0", "p_gpio_1", "p_gpio_2", "p_gpio_3", "p_gpio_4", "p_gpio_5", "p_gpio_6", "p_gpio_7", "p_gpio_8", "p_gpio_9", "p_gpio_10", "p_gpio_11", "p_gpio_12", "p_gpio_13", "p_gpio_14", "p_gpio_15"], "JTAG": ["p_jtag_tms", "p_jtag_tdi", "p_jtag_tdo", "p_jtag_tck"]}, "pads.west": ["iopower_0", "ioground_0", "power_0", "ground_0", "p_i2c_sda", "p_i2c_scl", "p_sdram_dm_0", "p_sdram_dq_0", "p_sdram_dq_1", "p_sdram_dq_2", "p_sdram_dq_3", "p_sdram_dq_4", "p_sdram_dq_5", "p_sdram_dq_6", "p_sdram_dq_7", "p_sdram_ba_0", "p_sdram_ba_1", "p_sdram_a_0", "p_sdram_a_1", "p_sdram_a_2", "p_sdram_a_3", "nc_0", "ground_1", "power_1", "ioground_1", "iopower_1", "p_sdram_a_4", "p_sdram_a_5", "p_sdram_a_6", "p_sdram_a_7", "p_sdram_a_8", "p_sdram_a_9"], "pads.instances": [["ioground_6", "iovss"], ["iopower_6", "iovdd"], ["power_6", "vdd"], ["ground_6", "vss"], ["ground_7", "vss"], ["power_7", "vdd"], ["ioground_7", "iovss"], ["iopower_7", "iovdd"], ["sys_rst", "sys_rst", "sys_rst", "-"], ["p_sys_pllclk", "sys_pllclk", "sys_pllclk", "-"], ["p_sys_clksel_0", "sys_clksel_i(0)", "sys_clksel_i(0)", "-"], ["p_sys_clksel_1", "sys_clksel_i(1)", "sys_clksel_i(1)", "-"], ["p_sys_pll_testout_o", "sys_pll_testout_o", "sys_pll_testout_o", "+"], ["p_sys_pll_vco_o", "sys_pll_vco_o", "sys_pll_vco_o", "A+"], ["p_gpio_0", "gpio_0", "gpio_o(0)", "gpio_i(0)", "gpio_oe(0)", "*"], ["p_gpio_1", "gpio_1", "gpio_o(1)", "gpio_i(1)", "gpio_oe(1)", "*"], ["p_gpio_2", "gpio_2", "gpio_o(2)", "gpio_i(2)", "gpio_oe(2)", "*"], ["p_gpio_3", "gpio_3", "gpio_o(3)", "gpio_i(3)", "gpio_oe(3)", "*"], ["p_gpio_4", "gpio_4", "gpio_o(4)", "gpio_i(4)", "gpio_oe(4)", "*"], ["ioground_4", "iovss"], ["iopower_4", "iovdd"], ["power_4", "vdd"], ["ground_4", "vss"], ["p_gpio_5", "gpio_5", "gpio_o(5)", "gpio_i(5)", "gpio_oe(5)", "*"], ["p_gpio_6", "gpio_6", "gpio_o(6)", "gpio_i(6)", "gpio_oe(6)", "*"], ["p_gpio_7", "gpio_7", "gpio_o(7)", "gpio_i(7)", "gpio_oe(7)", "*"], ["p_jtag_tms", "jtag_tms", "jtag_tms", "-"], ["p_jtag_tdi", "jtag_tdi", "jtag_tdi", "-"], ["p_jtag_tdo", "jtag_tdo", "jtag_tdo", "+"], ["p_jtag_tck", "jtag_tck", "jtag_tck", "+"], ["p_gpio_8", "gpio_8", "gpio_o(8)", "gpio_i(8)", "gpio_oe(8)", "*"], ["p_gpio_9", "gpio_9", "gpio_o(9)", "gpio_i(9)", "gpio_oe(9)", "*"], ["p_gpio_10", "gpio_10", "gpio_o(10)", "gpio_i(10)", "gpio_oe(10)", "*"], ["p_gpio_11", "gpio_11", "gpio_o(11)", "gpio_i(11)", "gpio_oe(11)", "*"], ["p_gpio_12", "gpio_12", "gpio_o(12)", "gpio_i(12)", "gpio_oe(12)", "*"], ["ground_5", "vss"], ["power_5", "vdd"], ["ioground_5", "iovss"], ["iopower_5", "iovdd"], ["p_gpio_13", "gpio_13", "gpio_o(13)", "gpio_i(13)", "gpio_oe(13)", "*"], ["p_gpio_14", "gpio_14", "gpio_o(14)", "gpio_i(14)", "gpio_oe(14)", "*"], ["p_gpio_15", "gpio_15", "gpio_o(15)", "gpio_i(15)", "gpio_oe(15)", "*"], ["p_eint_0", "eint_0", "eint_0", "-"], ["p_eint_1", "eint_1", "eint_1", "-"], ["p_eint_2", "eint_2", "eint_2", "-"], ["p_sdram_a_10", "sdram_a(10)", "sdram_a(10)", "+"], ["p_sdram_a_11", "sdram_a(11)", "sdram_a(11)", "+"], ["p_sdram_a_12", "sdram_a(12)", "sdram_a(12)", "+"], ["p_sdram_dm_1", "sdram_dm(1)", "sdram_dm(1)", "+"], ["iopower_2", "iovdd"], ["ioground_2", "iovss"], ["power_2", "vdd"], ["ground_2", "vss"], ["p_sdram_dq_8", "sdram_dq_8", "sdram_dq_o(8)", "sdram_dq_i(8)", "sdram_dq_oe(8)", "*"], ["p_sdram_dq_9", "sdram_dq_9", "sdram_dq_o(9)", "sdram_dq_i(9)", "sdram_dq_oe(9)", "*"], ["p_sdram_dq_10", "sdram_dq_10", "sdram_dq_o(10)", "sdram_dq_i(10)", "sdram_dq_oe(10)", "*"], ["p_sdram_dq_11", "sdram_dq_11", "sdram_dq_o(11)", "sdram_dq_i(11)", "sdram_dq_oe(11)", "*"], ["p_sdram_dq_12", "sdram_dq_12", "sdram_dq_o(12)", "sdram_dq_i(12)", "sdram_dq_oe(12)", "*"], ["p_sdram_dq_13", "sdram_dq_13", "sdram_dq_o(13)", "sdram_dq_i(13)", "sdram_dq_oe(13)", "*"], ["p_sdram_dq_14", "sdram_dq_14", "sdram_dq_o(14)", "sdram_dq_i(14)", "sdram_dq_oe(14)", "*"], ["p_sdram_dq_15", "sdram_dq_15", "sdram_dq_o(15)", "sdram_dq_i(15)", "sdram_dq_oe(15)", "*"], ["p_sdram_clock", "sdram_clock", "sdram_clock", "+"], ["p_sdram_cke", "sdram_cke", "sdram_cke", "+"], ["p_sdram_ras_n", "sdram_ras_n", "sdram_ras_n", "+"], ["p_sdram_cas_n", "sdram_cas_n", "sdram_cas_n", "+"], ["p_sdram_we_n", "sdram_we_n", "sdram_we_n", "+"], ["p_sdram_cs_n", "sdram_cs_n", "sdram_cs_n", "+"], ["ground_3", "vss"], ["power_3", "vdd"], ["ioground_3", "iovss"], ["iopower_3", "iovdd"], ["p_uart_tx", "uart_tx", "uart_tx", "+"], ["p_uart_rx", "uart_rx", "uart_rx", "-"], ["p_spimaster_clk", "spimaster_clk", "spimaster_clk", "+"], ["p_spimaster_cs_n", "spimaster_cs_n", "spimaster_cs_n", "+"], ["p_spimaster_mosi", "spimaster_mosi", "spimaster_mosi", "+"], ["p_spimaster_miso", "spimaster_miso", "spimaster_miso", "-"], ["iopower_0", "iovdd"], ["ioground_0", "iovss"], ["power_0", "vdd"], ["ground_0", "vss"], ["p_i2c_sda", "i2c_sda", "i2c_sda_o", "i2c_sda_i", "i2c_sda_oe", "*"], ["p_i2c_scl", "i2c_scl", "i2c_scl", "+"], ["p_sdram_dm_0", "sdram_dm(0)", "sdram_dm(0)", "+"], ["p_sdram_dq_0", "sdram_dq_0", "sdram_dq_o(0)", "sdram_dq_i(0)", "sdram_dq_oe(0)", "*"], ["p_sdram_dq_1", "sdram_dq_1", "sdram_dq_o(1)", "sdram_dq_i(1)", "sdram_dq_oe(1)", "*"], ["p_sdram_dq_2", "sdram_dq_2", "sdram_dq_o(2)", "sdram_dq_i(2)", "sdram_dq_oe(2)", "*"], ["p_sdram_dq_3", "sdram_dq_3", "sdram_dq_o(3)", "sdram_dq_i(3)", "sdram_dq_oe(3)", "*"], ["p_sdram_dq_4", "sdram_dq_4", "sdram_dq_o(4)", "sdram_dq_i(4)", "sdram_dq_oe(4)", "*"], ["p_sdram_dq_5", "sdram_dq_5", "sdram_dq_o(5)", "sdram_dq_i(5)", "sdram_dq_oe(5)", "*"], ["p_sdram_dq_6", "sdram_dq_6", "sdram_dq_o(6)", "sdram_dq_i(6)", "sdram_dq_oe(6)", "*"], ["p_sdram_dq_7", "sdram_dq_7", "sdram_dq_o(7)", "sdram_dq_i(7)", "sdram_dq_oe(7)", "*"], ["p_sdram_ba_0", "sdram_ba(0)", "sdram_ba(0)", "+"], ["p_sdram_ba_1", "sdram_ba(1)", "sdram_ba(1)", "+"], ["p_sdram_a_0", "sdram_a(0)", "sdram_a(0)", "+"], ["p_sdram_a_1", "sdram_a(1)", "sdram_a(1)", "+"], ["p_sdram_a_2", "sdram_a(2)", "sdram_a(2)", "+"], ["p_sdram_a_3", "sdram_a(3)", "sdram_a(3)", "+"], ["ground_1", "vss"], ["power_1", "vdd"], ["ioground_1", "iovss"], ["iopower_1", "iovdd"], ["p_sdram_a_4", "sdram_a(4)", "sdram_a(4)", "+"], ["p_sdram_a_5", "sdram_a(5)", "sdram_a(5)", "+"], ["p_sdram_a_6", "sdram_a(6)", "sdram_a(6)", "+"], ["p_sdram_a_7", "sdram_a(7)", "sdram_a(7)", "+"], ["p_sdram_a_8", "sdram_a(8)", "sdram_a(8)", "+"], ["p_sdram_a_9", "sdram_a(9)", "sdram_a(9)", "+"], ["nc_0", "nc(0)", "nc(0)", "-"], ["nc_1", "nc(1)", "nc(1)", "-"], ["nc_2", "nc(2)", "nc(2)", "-"], ["nc_3", "nc(3)", "nc(3)", "-"], ["nc_4", "nc(4)", "nc(4)", "-"], ["nc_5", "nc(5)", "nc(5)", "-"], ["nc_6", "nc(6)", "nc(6)", "-"], ["nc_7", "nc(7)", "nc(7)", "-"], ["nc_8", "nc(8)", "nc(8)", "-"], ["nc_9", "nc(9)", "nc(9)", "-"], ["nc_10", "nc(10)", "nc(10)", "-"], ["nc_11", "nc(11)", "nc(11)", "-"], ["nc_12", "nc(12)", "nc(12)", "-"], ["nc_13", "nc(13)", "nc(13)", "-"], ["nc_14", "nc(14)", "nc(14)", "-"], ["nc_15", "nc(15)", "nc(15)", "-"], ["nc_16", "nc(16)", "nc(16)", "-"], ["nc_17", "nc(17)", "nc(17)", "-"], ["nc_18", "nc(18)", "nc(18)", "-"], ["nc_19", "nc(19)", "nc(19)", "-"]], "pads.south": ["p_sdram_a_10", "p_sdram_a_11", "p_sdram_a_12", "p_sdram_dm_1", "iopower_2", "ioground_2", "power_2", "ground_2", "p_sdram_dq_8", "p_sdram_dq_9", "p_sdram_dq_10", "p_sdram_dq_11", "p_sdram_dq_12", "p_sdram_dq_13", "p_sdram_dq_14", "p_sdram_dq_15", "p_sdram_clock", "p_sdram_cke", "p_sdram_ras_n", "p_sdram_cas_n", "p_sdram_we_n", "p_sdram_cs_n", "ground_3", "power_3", "ioground_3", "iopower_3", "p_uart_tx", "p_uart_rx", "p_spimaster_clk", "p_spimaster_cs_n", "p_spimaster_mosi", "p_spimaster_miso"]}
\ No newline at end of file
diff --git a/pinmux b/pinmux
index 0dc4f97..096caad 160000
--- a/pinmux
+++ b/pinmux
@@ -1 +1 @@
-Subproject commit 0dc4f97f52eb24f88b2d94fb3e1f54957c5ce3f8
+Subproject commit 096caad8418250693c93ccf90047750704adcaa7