remove extra rv_sl and rv_sr overload fns

whitespace

macro-ify 64-bit mulh fns

slightly different 64-bit rv_mulhu elwidth rules

realised that the bitwidth sign-extension needs to be FROM the
source bitwidth not TO the TARGET bitwidth

macro-ify 32-bit mulh group

mulh 32-bit elwidth

macroify rv_and, rv_or, rv_xor

got fed up with repeated code on s/u-ops, use macros

macro-ify gt, ge, eq and ne

bge and blt are signed ops

got fed up with repeated code, using macros

elwidth version of lt

elwidth version of lt

add mulhsu elwidth variant

very bad hack on xlen=32 to sign-extend out into top bits of 64-bit register

zero-extend mulhu result

add comment

annoyingly, have to modify rv_mulhu to take source reg width as basis

whoops, must use dest bitwidth on mulhsu

elwidth variant of rv_mulhu

mulh* redirect through rv_mul, to save on code

add mul elwidth redirection

add mul elwidth redirection

fix bitwidth issues for rv32 in mulh* and sra

fix fsgn elwidth

attempting to get rv32 mv working

fix length=0 in fsw and fsd

macro-ify rv op elwidth setup/teardown

elwidth rv_rem

unsigned version of div

add unsigned versions of rv_int_op_prepare and finish

add debug info on rv_sr

convert rv_sl to same extra bitwidth arg

convert rv_sl to same extra bitwidth arg

convert rv_sl to same extra bitwidth arg

pass in extra arg (bitwidth) into rv_sr

alter rv_sr to take bitwidth arg

elwidth-ify rv_sl and rv_sr

break int op down into prepare, do, and finish

add CSR_USVCFG set/get

correct bank and size, use in setting up CSR tables

move csr reg and predicate table unpack to separate function

add state and bank sv csr bitfields

debug shape remap

set isvec when predication enabled

raise exception if permutation set to reserved value

add comment on where reshape map is set up

add reshaping algorithm for elements

add stub "remap" of register offsets

add sv shape CSRs

add placeholder CSR uremap get

add remap CSR set

add reshape data structures and get_shape function

add remap and shape sv csrs

add debug on zeroing-predication c.mv

add state redirection for CSR get/set depending on processor mode

add twin src and dest flen instruction testing

WRITE_FREG and READ_FREG need different flen inputs.  start differentiating

expand register size to 128 long, add exceptions if bounds exceeded

also adding debug prints for tracking down obscure fmv bug

obscure fmv bug where fp reg size was not defined

increase regfile sizes to 128 entries

reduce fp ops down to op width

add instruction flen detection

WRITE_FRD convert 64-bit to elwidth

convert sv_proc_t::f128 to sv_freg_t type so it carries reg_spec_t state

override elwidth in sv_proc_t::f64

whoops nbytes in DO_WRITE_FREG has to be flen not xlen based

override elwidth in sv_proc_t::f64

add packed (non-default) elwidth support in DO_WRITE_FREG

READ_FREG reads fp16 from offset into reg array

add subdivisions

return correct register elwidth for get_fpreg

add 32-fp16 load/convert in WRITE_FRD

start modifying DO_WRITE_FREG to store elwidth-based fp

modify debug statement on WRITE_FRD to display hex of number

on scalar redirected reg, break hardware loop at first dest-store

on scalar operation, sign-extend / zero-extend to full reg width

down-convert floating-point 32-bit to fp 16-bit then return 16-bit uint

this to be used just before MMU store

add sv_proc_t f32 conversions when elwidth=16bit

set elwidth (carry through) from MMU

morph conversion of floating-point for storing, through sv_proc_t

add explicit get of data inside sv_freg_t, float32_t etc.

add redirector operators for sv_freg_t to uint32 and uint64

redirect store insns through sv_proc_t for elwidth adjustment

override and redirect mmu store functions to sv_proc_t

remove unneeded commented-out code

remove unnecessary function for mmu elwidth load

fix niggles in offset calculation for LD with elwidth

add in addrmode

starting to put in addr_mode

redirect READ_REG to add addr_mode

dynamically redirect mmu load into single sv_proc_t::mmu_load fn

adjust mmu load to take reg_spec_t so that proper offset-adjustments can be made

the adding of the immediate plus the relevant offset to the relevant
register needs to be calculated before the load takes place.  algorithm
is slightly different from the one used in rv_add

redirect mmu load function(s) through sv_proc_t

move mmu macros to cc file

Updating python files and riscv for calling from any directory.

redirect float128_t through sv_float128_t class instead of typedef

replace sv_float64_t typedef with class derived from sv_regbase_t

redirect freg through getter macro, to keep elwidth state

add sv_float32_t override, use explicit float32_t typecast for now