st/vega: use cso_draw_arrays

cso: cso_context should install u_vbuf by itself and not st/mesa

so that it's installed in the other state trackers too

st/xorg: fix compilation - wrong libkms include file

gallium/util: stop using user buffers in util_draw_texquad

gallium: remove pipe_resource::user_ptr

It's unused now.

radeonsi: don't create temporary user buffer for r600_upload_const_buffer

gallium: add void *user_buffer to pipe_constant_buffer

This reduces CPU overhead when updating constants.

st/mesa: reorder code in draw_vbo

st/mesa: remove more unnecessary code in draw_vbo

The variables set here are not used anywhere.

gallium: add void *user_buffer in pipe_index_buffer

Adapted drivers: i915, llvmpipe, r300, r600, radeonsi, softpipe.

User index buffers have been disabled in nv30, nv50, nvc0 and svga to keep
things working.

gallium: remove pipe_context::redefine_user_buffer

gallium: add void *user_buffer in pipe_vertex_buffer

This reduces CPU overhead in st_draw_vbo and removes a lot of unnecessary code
in that function which was required only to comply with the gallium interface,
but wasn't any useful really.

Adapted drivers: i915, llvmpipe, r300, softpipe.
No changes required in: r600, radeonsi.

User vertex buffers have been disabled in nv30, nv50, nvc0 and svga to keep
things working.

st/mesa: make user constant buffers optional

gallium: change set_constant_buffer to be UBO-friendly

gallium: add PIPE_CAP_CONSTANT_BUFFER_OFFSET_ALIGNMENT

This is required for any serious constant buffer support.
Constant buffer offsets on ATI and NVIDIA DX10 and DX11 GPUs must be
a multiple of 256.

In OpenGL, this can be queried via GL_UNIFORM_BUFFER_OFFSET_ALIGNMENT.

st/mesa: make user index buffers optional

v2: use a separate upload buffer for indices

st/mesa: only set index buffer when drawing is indexed

and restructure the code a bit

gallium: add PIPE_CAP_USER_INDEX_BUFFERS and PIPE_CAP_USER_CONSTANT_BUFFERS

scons: Parse = operator in source lists too.

Should fix the scons build.

nv50,nvc0: fix depth/stencil resolve

Cannot sample depth/stencil with a single view, and needed to use
different shader code for nve4.

nvc0/ir/opt: INTERP does not support JOIN

nv50/ir/opt: try to convert ABS(SUB) to SAD

nvc0/ir: try to use the optimal texture op mode

Don't really know what they are yet but for groups of textures, the
last one should use mode "p" and the others "t".

nvc0/ir: initial implementation of nve4 scheduling hints

nvc0/ir: implement better placement of texture barriers

Put them before first uses instead of right after the texturing
instruction and cull unnecessary barriers.

nv50/ir/tgsi: fix handling of early RET

We have to actually emit RET, too, of course, not just the PRERET.

nvc0/ir/emit: fix emitTXQ 2nd src

nvc0/ir/target: integer ADD doesn't support ABS modifier

u_vbuf: unbind vertex buffers on destroy

u_blitter: fix resource leak

radeonsi: make r600_buffer_transfer_unmap a no-op

It's a no-op already in the winsys.

r600g: make r600_buffer_transfer_unmap a no-op

It's a no-op already in the winsys.

r300g: make r300_buffer_transfer_unmap a no-op

It's a no-op already in the winsys.

r300g: use u_default_transfer_inline_write

radeonsi: use u_default_transfer_inline_write

winsys/radeon: simplify buffer map/unmap functions

The idea is not to use pb_map and pb_unmap wrappers, calling straight
into the winsys.

mesa: require GL_MAX_SAMPLES >= 4 for GL 3.0

As noted in commit be4e46b21a60cfdc826bf89d1078df54966115b1,
this was missing before.

NOTE: This is a candidate for the 8.0 branch.

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

autoconf: pass -Wall to automake

And fix these warning that appear at autoreconf time:
"`:='-style assignments are not portable"

v2: Fix the recently-converted-to-automake r600.

glsl: Remove unused member predicate from ir_dead_functions_visitor.

Fix uninitialized pointer field defect reported by Coverity.

Signed-off-by: Vinson Lee <vlee@freedesktop.org>
Reviewed-by: Ian Romanick <ian.d.romanick@intel.com>

i965/fs: Fix FB writes that tried to use the non-existent m16 register.

A little analysis shows that the worst-case value for "nr" is 17:
- base_mrf = 2                       ... 2
- header present (say gen == 5)      ... 4
- aa_dest_stencil_reg (stencil test) ... 5
- SIMD16 mode: += 4 * reg_width      ... 13
- source_depth_to_render_target      ... 15
- dest_depth_reg                     ... 17

This resulted in us setting base_mrf to 2 and mlen to 15.  In other
words, we'd try to use m2..m16.  But m16 doesn't exist pre-Gen6.  Also,
the instruction scheduler data structures use arrays of size 16, so this
would cause us to access them out of bounds.

While the debugger system routine may need m0 and m1, we don't use it
today, so the simplest solution is just to move base_mrf back to 1.
That way, our worst case message fits in m1..m15, which is legal.

An alternative would be to fail on SIMD16 in this case, but that seems
a bit unfortunate if there's no real need to reserve m0 and m1.

Fixes new piglit test shaders/depth-test-and-write on Ironlake.

Bugzilla: https://bugs.freedesktop.org/show_bug.cgi?id=48218
Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>
Reviewed-by: Eric Anholt <eric@anholt.net>

glsl: Remove unused member mem_ctx from ir_dead_functions_visitor.

Fix uninitialized pointer field defect reported by Coverity.

Signed-off-by: Vinson Lee <vlee@freedesktop.org>
Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

nv30: properly init window information

Should fix >2k rendering issues reported on nv4x.

Signed-off-by: Ben Skeggs <bskeggs@redhat.com>

radeonsi/llvm: Silence a warning

radeon/llvm: Remove unused header files

radeon/llvm: Remove AMDILMachineFunctionInfo.cpp

radeon/llvm: Remove AMDILModuleInfo.cpp

gallivm: Use lp_build_alloca instead of LLVMBuildAlloca on the loop limiter.

To ensure that the alloca is at the top of the function body, otherwise
LLVM will not eliminate them, causing stack misalignment on 32bits.

Reviewed-by: James Benton <jbenton@vmware.com>

radeon/llvm: Remove AMDILELFWriterInfo.cpp

radeon/llvm: Remove AMDILLiteralManager.cpp

radeon/llvm: Remove AMDILInliner.cpp

radeon/llvm: Remove AMDILBarrierDetect.cpp

radeon/llvm: Remove AMDILPrintfConvert.cpp

radeon/llvm: Remove GlobalManager and KernelManager

radeon/llvm: Remove AsmPrinter files

radeon/llvm: Remove IOExpansion files

radeon/llvm: Remove AMDILPointerManager.cpp

radeonsi/llvm: Fix initialization of SIMachineFunctionInfo

SIMachineFunctionInfo needs to be initialized before any of the
AMDIL passes.

mesa/st: Fix derreference after free.

gallium/docs: document the new vertex fetch CAPs

nv50: fix typo in nv50_fragprog_assign_slots

glsl: Add implementation of inverse() for mat2/3/4.

This is taken from the ogl-math project, with Inverse renamed to adj
(since it's not actually the inverse), transposed, and our types
plugged in.  There are potential CSE opportunities in this code
(particularly for hardware with RCP but not DIV), but we should be
doing CSE anyway, so don't hand-optimize.

Fixes piglit inverse tests.

Acked-by: Kenneth Graunke <kenneth@whitecape.org>

glsl: Add support for generating builtin code from GLSL instead of IR.

This takes advantage of the builtin compiler to generate IR into a
string, the same way we read GLSL for function prototypes for our
profiles.

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

glsl: Make ir_reader parse the "temporary" variable qualifier.

This lets ir_reader eat the output of builtin_compiler on actual
function definitions.

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

glsl: Add doxygen explaining what main.cpp is for.

I keep getting lost in the Makefile trying to figure out what to edit
to work on builtin_compiler or glsl_compiler.

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

i965/vs: Fix texelFetchOffset()

It appears that when using 'ld' with the offset bits, address bounds
checking happens before the offset is applied, so parts of the drawing
in piglit texelFetchOffset() with a negative texcoord go black.

i965/fs: Fix texelFetchOffset()

It appears that when using 'ld' with the offset bits, address bounds
checking happens before the offset is applied, so parts of the drawing
in piglit texelFetchOffset() with a negative texcoord go black.

nv50,nvc0: handle new vertex fetch caps

nv50,nvc0: don't initialize the draw module, we don't use it

But some day we might (e.g. for blending 16 bpp formats on nv50).

nv50: enable shader watchdog timer

darwin: Eliminate a pthread mutex leak

Signed-off-by: Jeremy Huddleston <jeremyhu@apple.com>
Tested-by: Charles Davis <cdavis@mines.edu>

radeonsi: stop using u_vbuf and adapt to gallium interface changes

u_vbuf: don't call u_vbuf_upload_buffers if there's nothing to upload

u_vbuf: don't upload user buffers if the driver supports them

u_vbuf: optimize u_vbuf_translate_find_free_vb_slots

u_vbuf: turn bool arrays into bitmasks and loops into bitwise operations

Optimized functions:
- u_vbuf_need_minmax_index
- u_vbuf_mapping_vertex_buffer_blocks

u_vbuf: take advantage of all new vertex fetch caps

u_vbuf: simplify u_vbuf_set_vertex_buffers

u_vbuf: rename native_attribs -> driver_attribs

r600g: move updating vertex buffer state into set_vertex_buffers

st/mesa: always expose ARB_ES2_compatibility

u_vbuf translates GL_FIXED too if needed.

st/mesa: always expose ARB_half_float_vertex

u_vbuf kicks in and translates it to float if it's unsupported.

gallium: make user vertex buffers optional

This couldn't be split because it would break bisecting.

Summary:
* r300g,r600g: stop using u_vbuf
* r300g,r600g: also report that the FIXED vertex type is unsupported
* u_vbuf: refactor for use in the state tracker
* cso: wire up u_vbuf with cso_context
* st/mesa: conditionally install u_vbuf

i915g: report that all vertex formats are supported

So that u_vbuf isn't enabled.

r600g: don't share u_upload_mgr with u_vbuf, create its own

r300g: don't share u_upload_mgr with u_vbuf, create its own

u_vbuf: pull u_vbuf_draw_max_vertex_count into r300g

u_vbuf: make use of the new CAPs to determine what to do

This adds the ability to initialize u_vbuf_caps before creating u_vbuf itself.
It will be useful for determining if u_vbuf should be used or not.

Also adapt r300g and r600g.

gallium drivers: report that user vertex buffers are supported

gallium: add CAPs for vertex fetcher

Supported vertex formats will be queried using
is_format_supported(.., PIPE_BIND_VERTEX_BUFFER, ..).

u_vbuf: remove u_vbuf_resource

u_vbuf: use user_ptr from pipe_resource

gallium: add user_ptr in pipe_resource

I need to access the pointer in st/mesa when I only have pipe_resource.

u_vbuf: override draw_vbo

u_vbuf: override create/bind/destroy_vertex_elements_state

u_vbuf: override set_vertex_buffers

u_vbuf: override set_index_buffer

This makes u_vbuf_mgr call the driver instead of the other way around.

st/mesa: use cso_set_index_buffer and cso_draw_vbo

Reviewed-by: Brian Paul <brianp@vmware.com>

gallium/util: use cso_draw_arrays in util_draw_vertex_buffer

Reviewed-by: Brian Paul <brianp@vmware.com>

cso: add set_index_buffer and draw_vbo passthrough functions

v2: use util_draw_init_info

Reviewed-by: Brian Paul <brianp@vmware.com>

darwin: Don't build gallium

fe3f98ed70be01a49dd2e93870907d092fe4a283 intentionally broke it, so
don't build it.

Signed-off-by: Jeremy Huddleston <jeremyhu@apple.com>