Added -no_dump_ptr flag for AST dump options in 'read_verilog'
This option disables the memory pointer display.
This is useful when diff'ing different dumps because otherwise the node pointers
makes every diff line different when the AST content is the same.

Add "verific -work" help message

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add Verific -work parameter

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #606 from cr1901/show-win

`show` pass `-format` and `-viewer` improvements on Windows

Merge pull request #608 from mmicko/master

Static builds and cross-compilation support

no -fPIC for any static build

respect DISABLE_ABC_THREADS if used

Enable propagating ARCHFLAGS

Added option to disable -fPIC on unsupported platforms

Added gcc-static for easier cross compilation

Merge pull request #575 from aman-goel/master

Adds -expose option to setundef pass

Revision to expose option in setundef pass

Corrects indentation

Simplifications and corrections

Merge pull request #3 from YosysHQ/master

Updates from official repo

Add "verific -set-<severity> <msg_id>.."

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Verific workaround for VIPER ticket 13851

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Update show pass documentation with Windows caveats.

Fix run_command() when using -format and -viewer in show pass.

Merge pull request #605 from mmicko/master

Changes for MXE configuration in order to compile

Changes for MXE configuration in order to compile

Merge pull request #573 from cr1901/msys-64

Add support for 64-bit builds using msys2 environment, use msys-provided `libpthread`.

Merge pull request #591 from hzeller/virtual-override

Consistent use of 'override' for virtual methods in derived classes.

Merge pull request #590 from hzeller/remaining-file-error

Fix remaining log_file_error(); emit dependent file references in new…

Merge pull request #576 from cr1901/no-resource

Gate POSIX-only signals and resource module to only run on POSIX Pyth…

Merge pull request #592 from japm48/master

fix basys3 example

Merge pull request #513 from udif/pr_reg_wire_error

Add error checking for reg/wire/logic misuse - PR now passes 'make test' (plus a new test)

Merge pull request #562 from udif/pr_fix_illegal_port_decl

Detect illegal port declaration, e.g input/output/inout keyword must …

Fix use of signed integers in JSON back-end

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #602 from litghost/add_eblif_extension

Map .eblif extension as blif.

Map .eblif extension as blif.

Signed-off-by: litghost <537074+litghost@users.noreply.github.com>

Fixed use of char array for string in blifparse error handling

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #596 from litghost/extend_blif_parser

#565 Add BLIF parsing support for .conn and .cname

Report error reason on same line as syntax error.

Signed-off-by: litghost <537074+litghost@users.noreply.github.com>

Merge pull request #600 from jpathy/patch-1

Use `realpath`

Merge pull request #599 from kbeckmann/kbeckmann/fix_readme_quotes

readme: Fix formatting of a keyword

Use `realpath`

Use `os.path.realpath` instead to make sure symlinks are followed. This is also required to work for nix package manager.

readme: Fix formatting of a keyword

Single quotes were used instead of backticks leading to
incorrect formatting.

Use log_warning which does not immediately terminate.

Add BLIF parsing support for .conn and .cname

fix basys3 example

Added `CONFIG_VOLTAGE` and `CFGBVS` to constraints file
to avoid warning `DRC 23-20`.

Added `open_hw` needed for programming.

Verific: Produce errors for instantiating unknown module

Because if the unknown module is connected to any constants, Verific will
actually break all constants in the same module, even if they have nothing
to do structurally with that instance of an unknown module.

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add missing <deque> include (MSVC build fix)

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Upodate ABC to git rev ae6716b

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add missing -lz to MXE build

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Consistent use of 'override' for virtual methods in derived classes.

o Not all derived methods were marked 'override', but it is a great
  feature of C++11 that we should make use of.
o While at it: touched header files got a -*- c++ -*- for emacs to
  provide support for that language.
o use YS_OVERRIDE for all override keywords (though we should probably
  use the plain keyword going forward now that C++11 is established)

Fix remaining log_file_error(); emit dependent file references in new line.

There are some places that reference dependent file locations ("this function was
called from ..."). These are now in a separate line for ease of jumping to
it with the editor (behaves similarly to compilers that emit dependent
messages).

Merge pull request #586 from hzeller/more-sourcepos-logging

Convert more log_error() to log_file_error() where possible.

Convert more log_error() to log_file_error() where possible.

Mostly statements that span over multiple lines and haven't been
caught with the previous conversion.

Merge pull request #585 from hzeller/use-file-warning-error

Use log_file_warning(), log_file_error() functions

Use log_file_warning(), log_file_error() functions.

Wherever we can report a source-level location.

Merge pull request #584 from hzeller/provide-source-location-logging

Provide source-location logging.

Provide source-location logging.

o Provide log_file_warning() and log_file_error() that prefix the log
  message with <filename>:<lineno>: to be easily picked up by IDEs that
  need to step through errors.
o Simplify some duplicate logging code in kernel/log.cc
o Use the new log functions in genrtlil.

Add async2sync pass

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #2 from YosysHQ/master

Merging with official repo

Fix handling of eventually properties in verific importer

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix verific -vlog-incdir and -vlog-libdir handling

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #581 from daveshah1/ecp5

Adding ECP5 synthesis target

Fix "read -incdir"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

ecp5: Fixing miscellaneous sim model issues

Signed-off-by: David Shah <davey1576@gmail.com>

Merge branch 'master' of github.com:YosysHQ/yosys

Add "read -incdir"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

ecp5: Fixing 'X' issues with LUT simulation models

Signed-off-by: David Shah <davey1576@gmail.com>

ecp5: ECP5 synthesis fixes

Signed-off-by: David Shah <davey1576@gmail.com>

ecp5: Adding synchronous set/reset support

Signed-off-by: David Shah <davey1576@gmail.com>

ecp5: Add DRAM match rule

Signed-off-by: David Shah <davey1576@gmail.com>

ecp5: Cells and mappings fixes

Signed-off-by: David Shah <davey1576@gmail.com>

ecp5: Fixing arith_map

Signed-off-by: David Shah <davey1576@gmail.com>

ecp5: Initial arith_map implementation

Signed-off-by: David Shah <davey1576@gmail.com>

ecp5: Adding basic synth_ecp5 based on synth_ice40

Signed-off-by: David Shah <davey1576@gmail.com>

ecp5: Adding DFF maps

Signed-off-by: David Shah <davey1576@gmail.com>

Merge pull request #580 from daveshah1/ice40_nx

ice40: Add CIN_CONST and CIN_SET parameters to ICESTORM_LC

ecp5: Adding DRAM map

Signed-off-by: David Shah <davey1576@gmail.com>

ecp5: Adding basic cells_sim and mapper for LUTs up to LUT7

Signed-off-by: David Shah <davey1576@gmail.com>

ice40: Add CIN_CONST and CIN_SET parameters to ICESTORM_LC

Signed-off-by: David Shah <davey1576@gmail.com>

Gate POSIX-only signals and resource module to only run on POSIX Python implementations.

Merge branch 'YosysHQ-master'

Merging with official repo

Fix verific eventually handling

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add verific support for eventually properties

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add "verific -formal" and "read -formal"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add "read -sv -D" support

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add "read -undef"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix handling of signed memories

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add support for 64-bit builds using msys2 environment.

Use msys2-provided pthreads instead of abc's.

Add YOSYS_NOVERIFIC env variable for temporarily disabling verific

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add simplified "read" command, enable extnets in implicit Verific import

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge branch 'master' of github.com:YosysHQ/yosys

Add automatic verific import in hierarchy command

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #572 from q3k/q3k/fix-protobuf-build

Fix protobuf build

Fix protobuf build

Merge pull request #571 from q3k/q3k/protobuf-backend

Add Protobuf backend

Add Protobuf backend

Signed-off-by: Serge Bazanski <q3k@symbioticeda.com>

Be slightly less aggressive in "deminout" pass

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #570 from edcote/patch-4

Include module name for area summary stats

Include module name for area summary stats

The PR prints the name of the module when displaying the final area count.

Pros:
- Easier for the user to `grep` for area information about a specific module

Cons:
- Arguably more verbose, less "pretty" than author desires

Verification:
~~~~
30c30
<    Chip area for this module: 20616.349000
---
>    Chip area for module '$paramod$d1738fc0bb353d517bc2caf8fef2abb20bced034\picorv32': 20616.349000
70c70
<    Chip area for this module: 88.697700
---
>    Chip area for module '\picorv32_axi_adapter': 88.697700
102c102
<    Chip area for this module: 20705.046700
---
>    Chip area for top module '\picorv32_axi': 20705.046700
~~~~

Bugfix in liberty parser (as suggested by aiju in #569)

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add "synth_ice40 -json"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix ice40_opt for cases where a port is connected to a signal with width != 1

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Detect illegal port declaration, e.g input/output/inout keyword must be the first.

Merge pull request #561 from udif/pr_skip_typo

Fixed typo (sikp -> skip)