genlib/misc: fix missing *args in Counter

mibuild/sim/server_tb: use SERIAL_SINK_ACK

mibuild/sim: use /tmp/simsocket sockaddr for server

mibuild/sim: avoid updating end at each cycle (simulation speedup)

mibuild/sim: simplify console_tb with sim struct

mibuild/sim: create server.py and server_tb (Proof of concept OK with flterm)
Using a server allow us to create a virtual UART (and ethernet TAP in the future).

1) start the server
2) start flterm on the virtual serial port created by the server
3) run the simulation

This will enable us to do serialboot and netboot in simulation.
This will also enable prototyping  ethernet for ARTIQ in simulation.

xilinx/programmer/vivado: fix Linux support

platforms/kc705: fix imports

Merge branch 'master' of github.com/m-labs/migen

mibuild/sim/verilator: remove verilator_root, use -Wno-fatal and add verbose option (verbose disabled by default)

mibuild/sim: style fixes

move dma_lasmi to MiSoC

lasmi: simplify usage for the user (it's the job of the controller to manage write/read latencies on acks)

mibuild: initial Verilator support

genlib/misc: add FlipFlop, Counter, Timeout

platforms/pipistrello: remove unconnected SDRAM pins

pipistrello: fix ddram dqs, cleanup constraints, add pullup/downs

pipistrello: switch back to xc3sprog and fast (papilio) speed

kx705: add programmer parameter

fix xilinx/programmer with Vivado

xilinx/programmer: add source of vivado's settings (need to be tested on a linux machine)

move dfi/lasmibus/wishbone2lasmi to MiSoC sdram

report cachesize in wishbone2lasmi

xilinx/programmer: add partial flash_bitstream for vivado (can flash full bitstream, need to be adapted to flash part of the flash (bios, ...))

xilinx/programmer: fix xc3sprog (GenericProgrammer)

pipistrello: use fpgaprog

add fpgaprog programmer

add pipistrello platform

Merge branch 'master' of https://github.com/m-labs/migen

platforms/kc705: add user SMA clock

mibuild/kc705: add missing pins on FMC LPC

mibuild: move identifier to platforms

mibuild: fix missing xilinx_common -->xilinx.common change

platforms: add default_clk_freq/default_clk_name (to use it on simple designs to test MiSOC on various platforms)

mibuild: add VivadoProgrammer (only load_bitstream)

mibuild: better file organization (create directory for each vendor and move programmers in it)

mibuild/kc705: add FMC connectors

mibuild: support pin names in IO extensions

endpoints: add param_layout parameter (required to pass parameter data with converters and will allow logic optimizations)

actorlib/structuring: fix eop generation in Pack

mibuild: make resolve_signals public

mibuild: return verilog namespace with build

remove crc since each crc is specific. It's probably better to adapt code for each case.

genlib/crc: use OrderedDict

fhdl/std: add FinalizeError import

mibuild/xilinx_vivado: fix list aliasing problem

xilinx_vivado: add parameters to pass specific commands (to be declared in platforms)

crc: modify CRCChecker to remove CRC and clean up

bank: support direct mapping of CSRs on Wishbone

Wishbone DownConverter: Fix sel signal

genlib/fsm: add NextValue to replace reg/reg_next/ce pattern

fhdl/tools: do not attempt to rename sync clock domain if it does not exist

flow: endpoint description structure with packetized parameter

actorlib/fifo: add buffered parameter

xilinx_vivado: use REM for comment on Windows

Merge pull request #8 from jix/fix-acitorlib-fifo

actorlib/fifo: fix no-op assignment due to .payload omission

actorlib/fifo: fix no-op assignment due to .payload omission

add hamming-code gen/check lib

mibuild/programmer: add migen folders to flash proxy search dirs

vpi/ipc: fix decoding of index buffer

test/test_size: fix slice comparison

actorlib/structuring/Pipeline: make 'busy' a signal

actorlib/structuring: add Pipeline

Pipeline enables easy cascading of dataflow modules.
DataFlowGraph can eventually use it to implement the
add_pipeline method to avoid duplicating things.

actorlib/structuring: add Converter

Converter enables easy conversions of data width on dataflows.
It handles the 3 possibles cases:
- downconverter
- upconverter
- direct connection when data width are identical.

Merge branch 'master' of github.com:m-labs/migen

flow/actor, actorlib/structuring: add packet support

bus/csr: add configurable address_width (needed more than 32 modules with CSR)

crc: generate error asynchronously to avoid stalling the flow and simplify

kc705: add Ethernet pins

xilinx_vivado: use .bat on Windows platforms (otherwise Vivado uses Unix scripts...)

xilinx_vivado: add hierarchical utilization report

fhdl/verilog: fix tristate to instance connection

Raise exception when not using correct boolean operators

flow/actor/Endpoint: clean up __getattr__

DMAWriteController: fix Demultiplexer layout

use new direct access on endpoints

_Endpoint: allow direct access of payload elements

remove trailing whitespaces

bank: add re to CSRStorage

being able to know when a register is updated is useful in many cases and avoid having to handle another register for that.
re is asserted when the the last CSR of the Compound is written. Software must also write Compound in the right order.

genlib/fsm: make first fsm.act() the reset state, even when using after_*/before_* methods before fsm.act

add generic CRCEngine, CRC32, CRCInserter and CRCChecker

CRCEngine implements a generic and optimized CRC LFSR. It will enable generation of CRC generators and checkers.
CRC32 is an implementation of IEEE 802.3 CRC using the CRCEngine.
CRC32Inserter and CRC32Checker have been tested on an ethernet MAC.

flow/actor: fix eop direction

flow/actor: add packetized parameter for Sink and Source

actorlib/structuring: add reverse parameter to Unpack and Pack

genlib/fifo/SyncFIFOBuffered: replace not supported

genlib/fifo: same 'level' semantics between SyncFIFOBuffered and FWFT SyncFIFO

setup.py: fix README filename

genlib/fifo: add replace command to sync FIFO

README: more markdown fixes

README: markdown fixes

README: use markdown

actorlib/spi: remove unneeded import

actorlib/spi: remove EventManager from DMAController

sim/icarus: add vpi directory to module search path

This allows running the iverilog simulations from the migen top directory
without having to install the .vpi anywhere.

cordic: round() constants if not power of two bitwidth, cleanup, simplify some logic

test_cordic: stop spewing out numbers

doc: update for NetworkX refactoring

examples/dataflow: adapt to new simple MultiDiGraph implementation

flow/network: replace NetworkX MultiDiGraph with simple implementation

examples/dataflow/dma: fix simulation, run it for 100 cycles