soc/integration: revert `bus` argument for add_ram/add_rom

soc/integration: use AXILiteConverter (dummy implementation) in add_adapter()

soc/interconnect/axi: add connect methods for convenience

test/axi: add AXILite2CSR and AXILiteSRAM tests

soc/interconnect/axi: improve SRAM/CSR access speed

soc/interconnect: add AXILite SRAM

soc/interconnect: add AXILite2CSR bridge

soc/integration: update add_adapter to convert between AXILite/Wishbone

build/lattice/trellis: set default spimode to None (--spimode not passed to ecppack) as default instead of fast-read.

Using fast-read as default prevent loading the .bit via JTAG (see #589).

build/lattice/trellis: fix spimode typo.

Merge pull request #588 from oskirby/trellis-spimode

trellis: Add option to select SPI mode.

trellis: Add option to select SPI mode.

This allows a significant speedup when booting large bitstreams on ECP5
boards that support dual or quad SPI operation.

Merge pull request #587 from antmicro/mor1x_ror_instruction

mor1kx: Do not generate the ror instruction

integration/soc/sdcard: add mode parameter to enable read only, write only or read+write modes.

mor1kx: Do not generate the ror instruction

The mor1kx core does not support `l.ror` instruction
by default, but gcc/clang flags allowed the
compiler to generate it.

core/cpu/CPUNone: set endianness to little.

Merge pull request #585 from FFY00/more-gcc

cpu: add a few missing GCC toolchains

cpu: add a few missing GCC toolchains

This names are used by Arch Linux for eg.

Signed-off-by: Filipe Laíns <lains@archlinux.org>

liblitesdcard/sdcard: clamp divider value.

Merge pull request #584 from ozbenh/memtest

Memtest/memspeed improvements

cores/dma: add stream.last support on WishboneDMAReader.

memspeed: Write a fixed value

Otherwise we have at least an extra addition in the loop
which squews the result compared to the read loop.

Signed-off-by: Benjamin Herrenschmidt <benh@kernel.crashing.org>

buid/io/InferedSDRIO/InferedSDRTristate: avoid unnecessary clk_domain/limitation.

Just create a local clk_domain from clk signal.

interconnect/avalon: minor cleanup, remove max on SyncFIFO depth.

memtest: Fix memspeed access size

The move to libbase reverted the type of the pointer
from long to int.

Signed-off-by: Benjamin Herrenschmidt <benh@kernel.crashing.org>

memtest: Fix integer size/type printf errors

In a couple of places, memtest uses %x to print a pointer which
is illegal (and could be problematic on 64-bit). Use %p instead.

Additionally, use %ld when printing longs

Signed-off-by: Benjamin Herrenschmidt <benh@kernel.crashing.org>

software/litesdcard: use new clocking and use slow clock during initialization.

integration/soc/sdcard: cleanup emulator integration, fix sim.

integration/soc: move pads.rst control to PHY.

build/io/InferedSDRTristate: pass clock domain to SDROutput/SDRInput.

software/liblitesdcard: improve sdcard_init and handle errors.

litesdcard: use new Block2Mem/Mem2Block DMAs.

litex/gen: remove io that has been replaced with litex/build/io (and should have been removed).

Merge pull request #583 from gsomlo/gls-sdcard-timeout

liblitesdcard/sdcard: adjust card-ready timeout

liblitesdcard/sdcard: adjust card-ready timeout

Testing on nexys4ddr and rocket, approximately 12 iterations of the
timeout loop (using `busy_wait(1)`) are needed to receive a "ready"
response from the SDcard, assuming a "warm" reset where the card has
already been previously initialized.

If the SDcard is ejected and re-inserted, or if the board is "cold-reset"
(e.g., reprogrammed via openocd vs. a simple push of the reset button),
it takes approximately 450 iterations before the SDCard responds with a
"ready" message.

In either case, a timeout of 10 is insufficient. This patch increases
the busy-wait to 10, and the timeout loop counter to 128, which should
cover most cases.

Additionally, make a few minor cosmetic improvements.

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

liblitesdcard/sdcard: add timeout when waiting card to be ready.

liblitesdcard/sdcard: use new SDClocker enable CSR.

interconnect/csr_bus: move/rewrite paged access warning.

Was incorrectly triggered with csr_data_width=32.

interconnect/csr_bus: remove 64-bit CSR bus alignment support (no longer supported in SoCs).

Merge pull request #582 from gsomlo/gls-minor-fixup

Minor sdcard fixes

liblitesdcard/sdcard: return error code outside '#ifdef SDCARD_DEBUG'

liblitesdcard/sdcard: cosmetic: fix indentation, eliminate redundant counter

targets: remove sdcard clock domain (now generated in the PHY).

litesdcard: use new clocker.

liblitesdcard/sdcard: use new register names and new software initalization register.

interconnect/stream: allow empty description/payload on Endpoint.

litelitesdcard/sdcard: remove wait workaround and replace remove SDCARD_MULTIPLE_BLOCK_SUPPORT define (replace it with SDCARD_CMD23_SUPPORT).

litesdcard: update integration.

interconnect/stream: add ClockDomainCrossing wrapper around AsyncFIFO.

integration/soc/etherbone: always run ethcore in eth_tx clock domain and remove clock_domain parameter.

This avoid issues when sys_clk_freq < eth_tx clock like sys_clk_freq < 125MHz with 1Gbps link.

Merge pull request #581 from antmicro/i2s_tx_fix

i2s: Fix the incorrect TX fifo almost empty offset

i2s: Fix the incorrect TX fifo almost empty offset

sdcard: rename cd_sdcard to cd_sd to avoid unnecessary clock domain.

liblitesdcard/sdcard: add SDCARD_MULTIPLE_BLOCK_SUPPORT define.

integration/soc/add_sdcard: update SDEmulator.

tools/litex_sim: cleanup cpu endianness.

Merge pull request #580 from Dolu1990/patch-2

Improve verilator compilation speed

boards/platforms/versa_ecp5: fix mising update.

tools/litex_crossover_uart: add host argument to connect to a remote server.

example: litex_server over PCIe running on a remote machine and create virtual uart on our local machine.

targets: add identifier on all targets and update Versa ECP5.

tools/remote/comm_pcie: use ctypes.c_uint32 to do 32-bit accesses and avoid double writes/reads.

tools/litex_crossover_uart: add base_address argument (required when wishbone translation).

Improve verilator compilation speed

by asking verilator to split the C++ model into multiple files.

software/bios/Makefile: fix #578 merge. (get back #579).

software/libbase/memtest: fix bus errors reporting.

Merge pull request #578 from scanakci/blackparrot_litex

Blackparrot litex syn with master BP, upgrade to IMA

Merge branch 'master' into blackparrot_litex

Merge pull request #579 from antmicro/fix_building_bios

Fix ordering of libraries

clean Makefile

minor change in BP top module

syn with master blackparrot, upgrade BP to IMA

Merge pull request #576 from betrusted-io/deprecate_slave

Deprecate slave terminology

liblitesdcard/sdcard: update with litesdcard.

interconnect/axi/AXIStreamInterface: add tuser support.

liblitesdcard/sdcard: increase busy_wait and use common timeout.

liblitesdcard/sdcard: decode cid only when SDCARD_DEBUG is set.

liblitesdcard/sdcard_read: enable multiple block read.

>10MB/s read speed with a 25MHz clock.

Fix ordering of libraries

Since libcompiler_rt provides functions for other
libraries (e.g., __muldiv3), it must be listed
at the end.

targets: add fixed sdcard clock on boards with SDCard support.

software/bios/litesdcard: remove sdcard_set_clk.

integration/soc/add_sdcard: remove sdclk.

Deprecate slave terminology

http://oshwa.org/a-resolution-to-redefine-spi-signal-names

cores/clock/S6DCM: add expose_drp.

From LiteSDCard SDClockerS6.

software/bios/boot: improve printfs.

software/libase/memtest: improve printfs and add progress bar on data test.

libbase/progress: reduce to 40 HASHES_PER_LINE.

software/liblitedram: remove DDRPHY_CMD_DELAY support (no longer useful).

software/liblitedram/sdram: remove SRAM hack.

We now have memtest bios functions to test memories and testing SRAM while used by the BIOS is probably not a good idea.

software/libbase/memtest: reorder functions.

Merge pull request #575 from antmicro/jboc/memtest

Move memtest from liblitedram to libbase

bios: move memtest from liblitedram to libbase

software/liblitesdcard: simplify, switch to DMAs, remove clocking/test functions.

integration/soc: replace SDDataReader/SDDataWriter with DMAs.

soc/cores: add simple DMA with WishboneDMAReader/WishboneDMAWriter.

platforms/genesys2: add usb_fifo.

litex_term: keep and reduce inter-frame delay to 1e-5.

Removing it completely would require revisiting the gateware/firmware code of the
UART. Since this is use for test purpose only and already allow > 600KB/s upload
speed, keeping it is acceptable.

soc/cores/uart/FT245: only use Asynchronous FIFO (Synchronous FIFO requires a software configuration).

soc/cores/usb_fifo: cleanup and reduce fifo_depth (provide similar throughput when used as UART).

CHANGES: update.

software: use a single crt0 (deprecate crt0-ctr/crt0-xip) and avoid unnecessary defines.

Since https://github.com/enjoy-digital/litex/issues/566, crt0-ctr and crt0-xip are now similiar
so we can get back to a single crt0 and remove the defines that were generated to distinguish
the different cases.

Since LiteX/MiSoC have diverged and are no longer compatible, we also no longer need to generate
the LiteX flag.