Handle COs driven by 1'bx

Do not call "setundef -zero" in abc9

write_xaiger to skip POs driven by 1'bx

Merge remote-tracking branch 'origin/eddie/fix1115' into xc7mux

Merge remote-tracking branch 'origin/master' into xc7mux

Remove leftover comment

Add test

Fix sign extension when sign is 1'bx

Fix typo, fixes #1095

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Improve shregmap help message, fixes #1113

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Update some .gitignore files

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix typo

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge branch 'towoe-unpacked_arrays'

Add proper test for SV-style arrays

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge branch 'unpacked_arrays' of https://github.com/towoe/yosys-sv into towoe-unpacked_arrays

Merge pull request #1111 from acw1251/help_summary_fixes

Fixed the help summary line for a few commands

Fixed small typo in ice40_unlut help summary

Fixed the help summary line for a few commands

Fix bug in #1078, add entry to CHANGELOG

Merge branch 'xaig' into xc7mux

Merge pull request #1109 from YosysHQ/clifford/fix1106

Add "read_verilog -pwires" feature

Add "read_verilog -pwires" feature, closes #1106

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1105 from YosysHQ/clifford/fixlogicinit

Improve handling of initial/default values

Unpacked array declaration using size

Allows fixed-sized array dimension specified by a single number.

This commit is based on the work from PeterCrozier
https://github.com/YosysHQ/yosys/pull/560.
But is split out of the original work.

Make tests/aiger less chatty

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add defvalue test, minor autotest fixes for .sv files

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Use input default values in hierarchy pass

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add defaultvalue attribute

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix handling of "logic" variables with initial value

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1100 from bwidawsk/home

Support ~ in filename parsing

Merge pull request #1104 from whitequark/case-semantics

Clarify switch/case semantics in RTLIL

Explain exact semantics of switch and case rules in the manual.

In RTLIL::Module::check(), check process invariants.

Support filename rewrite in backends

Signed-off-by: Ben Widawsky <ben@bwidawsk.net>

Support ~ for home directory

This is tested on Linux only

v2:
Wrap functioanlity in ifndef _WIN32 (eddiehung)
Find '~/' instead of '~' (cliffordwolf)

Signed-off-by: Ben Widawsky <ben@bwidawsk.net>

Remove iterator based Module::remove as per @cliffordwolf

Remove unncessary header

Merge remote-tracking branch 'origin/master' into xaig

Merge remote-tracking branch 'origin/master' into xc7mux

Merge remote-tracking branch 'origin/xaig' into xc7mux

Really permute Xilinx LUT mappings as default LUT6.I5:A6

Revert "Fix (do not) permute LUT inputs, but permute mux selects"

This reverts commit da3d2eedd2b6391621e81b3eaaa28a571e058f9d.

Merge remote-tracking branch 'origin/xaig' into xc7mux

Clean up

Fix (do not) permute LUT inputs, but permute mux selects

Merge pull request #1086 from udif/pr_elab_sys_tasks2

Fixed broken $error()/$info/$warning() on non-generate blocks (within always/initial blocks)

Merge remote-tracking branch 'origin/xaig' into xc7mux

Fix copy-pasta issue

Merge remote-tracking branch 'origin/xaig' into xc7mux

Permute INIT for +/xilinx/lut_map.v

Simplify comment

Merge remote-tracking branch 'origin/xaig' into xc7mux

Update LUT7/8 delays to take account for [ABC]OUTMUX delay

Merge remote-tracking branch 'origin/xaig' into xc7mux

&scorr before &sweep, remove &retime as recommended

Merge remote-tracking branch 'origin/xaig' into xc7mux

Copy not move parameters/attributes

Merge remote-tracking branch 'origin/xaig' into xc7mux

Fix leak removing cells during ABC integration; also preserve attr

Merge remote-tracking branch 'origin/xaig' into xc7mux

Try -W 300

Re-enable &dc2

Add timescale and generated-by header to yosys-smtbmc MkVcd

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Try -W 300

Merge remote-tracking branch 'origin/xaig' into xc7mux

Cleanup

Merge remote-tracking branch 'origin/xaig' into xc7mux

Fix upper XC7 LUT[78] delays to use I[01] -> O delay not S -> O

Merge remote-tracking branch 'origin/xaig' into xc7mux

Leave breadcrumb behind

Remove redundant condition

Revert "Cleanup/optimise toposort in write_xaiger"

This reverts commit 1948e7c846ea318d003148974945d917701a4452.

Restores old toposort with optimisations

Revert "Cleanup/optimise toposort in write_xaiger"

This reverts commit 1948e7c846ea318d003148974945d917701a4452.

Restores old toposort with optimisations

Merge remote-tracking branch 'origin/xaig' into xc7mux

Update comment

Check that whiteboxes are synthesisable

Get rid of compiler warnings

Update CHANGELOG

Revert "Remove wide mux inference"

This reverts commit 738fdfe8f55e18ac7f315cd68c117eae370004ca.

Merge branch 'xaig' into xc7mux

As per @daveshah1 remove async DFF timing from xilinx

Cover __APPLE__ too for little to big endian

Update abc9 -D doc

Enable "abc9 -D <num>" for timing-driven synthesis

Further cleanup based on @daveshah1

Resolve comments from @daveshah1

Add XC7_WIRE_DELAY macro to synth_xilinx.cc

Update delays based on SymbiFlow/prjxray-db

Rename +/xilinx/abc.{box,lut} -> abc_xc7.{box,lut}

Comment out dist RAM boxing on ECP5 for now

Remove WIP ABC9 flop support

Merge remote-tracking branch 'origin/master' into xaig

Make doc consistent

Cleanup

Merge branch 'xaig' of github.com:YosysHQ/yosys into xaig

Merge pull request #1097 from YosysHQ/dave/xaig_ecp5

Add ECP5 ABC9 support (to xaig branch)

Cleanup

Cleanup/optimise toposort in write_xaiger

Remove extra semicolon

Add TODO to parse_xaiger