Missing space

Make unextend a udata

Input registers to add DSP as new siguser to block upstream packing

More cleanup

Add support for A/B/C/D/AD reset

Update test with a/b reset

Extend test for RSTP and RSTM

Add support for RSTM

Merge remote-tracking branch 'origin/eddie/peepopt_dffmuxext' into xc7dsp

Rename dffmuxext -> dffmux, also remove constants in dff+mux

proc instead of prep

Merge remote-tracking branch 'origin/eddie/peepopt_dffmuxext' into xc7dsp

Add unsigned case

Merge remote-tracking branch 'origin/master' into xc7dsp

Only pack out registers if \init is zero or x; then remove \init from PREG

Fix RSTP

Add support for RSTP

enpol -> cepol

d?ffmux -> d?ffcemux

Refactor MREG and PREG to out_dffe subpattern

Update help text

Update xilinx_dsp help text

Update CHANGELOG

Move "(skip if -nodsp)" message to label

Be sensitive to signedness

Really get rid of 'opt_expr -fine' by being explicit

Remove wreduce call

Add comment for why opt_expr is necessary

Revert "Remove "opt_expr -fine" call"

This reverts commit bfda921d0317bfb4cb6fc9de8a556c2258b709bc.

Rename label to map_dsp

Remove "opt_expr -fine" call

Bump version

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Oops

Add SIMD test

Support subtraction as well

Support TWO24

Refactor

Add initial USE_SIMD=FOUR12 support

Only trim sigM if USE_MULT; only look for ffM then too

Set USE_MULT and USE_SIMD

Fix misspelling

Rename

Oops

Tidy up

Refactor using subpattern in_dffe

synth_xilinx: Support init values on Spartan 6 flip-flops properly.

techmap: Add support for extracting init values of ports

Update macc test

Merge branch 'master' of github.com:YosysHQ/yosys

Add missing -assert to equiv_opt

Missing equiv_opt -assert

Make one check $shift(x)? only; change testcase to be 8b

Usee equiv_opt -assert

Pack CREG

Use unextend lambda

Fix ffP just like ffPmux

Perform D replacement properly

Add support for DREG

Fine tune nusers when postAdd

Fix macc and mul tests

Fix enable polarity

Logging for ffAD

Add support for pre-adder and AD register

Document (* gentb_skip *) attr for test_autotb

Tidy up ice40_dsp some more

Use more index patterns

Fix ffPmux to cope with offset

Simplify filter expressions

Fix nusers condition in ffP

Check adder is <= 48 bits before packing

Check nusers for M and P enable muxes

More nusers() checks for A and B enable muxes

Cleanup

Sensitive to CEB CEM CEP polarity

ffAmuxAB -> ffAenpol

Refactor ice40_dsp

Fix broken ice40_dsp

Merge remote-tracking branch 'origin/eddie/peepopt_dffmuxext' into xc7dsp

Merge remote-tracking branch 'origin/master' into xc7dsp

Do not check signedness of post-adder (assume taken care of by DSP)

Merge pull request #1312 from YosysHQ/xaig_arrival

Allow arrival times of sequential outputs to be specified to abc9

Use filter instead of index; support wide enable muxes

Do not make ff[MP]mux semioptional, use sigmap

Add support for CEP

Add support for CEB, remove check on nusers

Cleanup

Support CEA

Bump version

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1350 from YosysHQ/clifford/fixsby59

Properly construct $live and $fair cells from "if (...) assume/assert (s_eventually ...)"

Merge pull request #1330 from YosysHQ/clifford/fix1145

Add flatten handling of pre-existing wires as created by interfaces

simple/peepopt.v tests to various/peepopt.ys with equiv_opt & select

Revert "abc9 followed by clean otherwise netlist could be invalid for sim"

This reverts commit 6fe1ca633d90fb238d2671dba3d7f772c263a497.

Update README.md

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Rename conflicting wires on flatten/techmap, add "hierconn" attribute, fixes #1220

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add flatten handling of pre-existing wires as created by interfaces, fixes #1145

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Get rid of sigBset too

Merge pull request #1356 from emilazy/fix-makefile-shell

Use $(shell :; ...) in Makefile to force shell

Get rid of sigAset

Get rid of sigPused

Compute sigP properly