Add test for address triggers.

Remove "import ." notation.

Doesn't work with Python 2.7.9 which is the default in latest Debian.

Add .pyc to .gitignore.

Change accidental use of SLTIU in SLTI tests (#26)

Share code between rv32ui and rv64ui tests

They were almost identical, so I made them actually identical.  This
will reduce the burden of writing further tests that span base ISAs.

Tests can still be specialized for XLEN with ifdefs on e.g. __riscv64.

Add missing RV32 slt[i]u tests

Closes #12.

On RV32, zero-extend pointers for HTIF

Don't explicitly use atomics in rsort

This is a pattern GCC should pick up for targets where AMOADD is faster
than LW/ADD/SW.

Update to new breakpoint & counter spec

Merge pull request #24 from richardxia/declare-dependencies

Add requirements.txt and reorder imports by type.

Use a version range.

Add requirements.txt and reorder imports by type.

Use env shebang so for virtualenv compatibility.

Improve AMO tests

- avoid code duplication between RV32 and RV64 variants
- make LR/SC do something interesting on uniprocessors
- avoid requiring M extension

Fix missing setup in test_turbostep.

Simplify test_function_call.

Now it doesn't rely on malloc, which can be tricky to get to work in and
of itself.

bump env

Make ENTROPY deterministic

Base it on the output filename, not the pid.  This still gets decent
coverage, but is deterministic.

Add --32 and --64 options to gdbserver.py.

Fix cut and paste bug.

Also minor style changes.

Merge pull request #21 from sifive/add_freedom_sim_targets

Add freedom sim targets

Add FreedomU500 & incorporate feedback

Make simple memory test errors more readable.

move fclass macros into the same file as the rest (#22)

By default debug=False

Add U500 Target

Some code cleanup

Added FreedomE300 Simulator target

Merge remote-tracking branch 'origin/master'

Re-enable debug testing. (#20)

Manually ran all the steps travis does, and the tests pass.

Add RV32 RVC and breakpoint tests

Add an RVC test

Add tests for virtual priv register.

Users can use this register to inspect and change the privilege level of
the core. It doesn't make any assumptions about the actual underlying
debug mechanism (as opposed to having the user change DCSR directly,
which may not exist in all debug implementations).

Add --gdb argument so I can run valgrind on gdb.

Rename m2gl_m2s to freedom-e300. (#19)

It's possible to flash the Freedom E300 onto different FPGA boards, and
then debug them in the exact same way.

Rename m2gl_m2s to freedom-e300.

It's possible to flash the Freedom E300 onto different FPGA boards, and
then debug them in the exact same way.

Merge pull request #18 from sifive/master

Display log file during build if debug testing fails.

Display log file during build if testing fails.

That way somebody doesn't need to spend forever trying to reproduce a
travis failure when all they really need is the logfile.

Temporarily stop building debug tests, as they fail in travis

@timsifive can you look into why?

https://travis-ci.org/riscv/riscv-tools/builds/146759105

skip user-mode trap tests in rv32mi/rv64mi-p-csr if no user mode

Move rv32mi dirty bit test to rv32si

Move dirty bit test to rv64si directory

Not sure this is quite right, since the test technically runs in M-mode.

Also, remove unused rdnpc/example tests.

Simplify fence.i test for RVC

Make ma_fetch test robust against code size changes

Merge pull request #17 from timsifive/debug

Add end-to-end debug tests

Run debug tests from main Makefile.

Use unique filenames for block test.

Fixes occasional failure when multiple tests are run at once.

Add 32-bit support.

Be verbose, since output is going to a log file.

Add Makefile.

Add --isolate argument which enables the 32- and 64-bit spikes to be
tested simultaneously.

Fix test_instant_halt.

Only check for things that the spec guarantees when coming out of reset.

Fix test_block for 64-bit targets.

Fix test_32 on 64-bit targets.

Only run hwbp tests on targets that support them.

Tell gdb what xlen is when there's no ELF file.

This makes several spike32 tests pass that used to fail. Ideally gdb
wouldn't need to be told, but that's a project for another day.

flush spike log after initial write.

This makes sure the execution line is the first one in the logfile.

I think I've finally got malloc working right.

Now gdb can call functions and change strings.

Make variables local again, now that gdb is "fixed."

Add test for gdb function calls.

Test step over invalid instruction.

Turn off debugging.

Remove hardware breakpoints so future tests work.

Make DownloadTest pass on boards with little RAM.

Increase TCK speed.

Write command to logfile.

Add test for debuginfo symbols.

Currently fails with 32-bit tools.

Add explicit test for stepping over branches/jumps.

Improve formatting. Add examples.

Increase "load" timeout.

Bump up speed.

Add a few tips.

Update IDCODE.

Add test_hwbp_2.

Add test_too_many_hwbp.

Fix hwbp test.

Add hwbp test (currently doesn't pass).

Fix cut and paste bug in test_change_pc

Make tests work with broken 32-bit compiler.

Apparently the 32-bit compiler doesn't generate good enough debug info
for gdb to know what function we're in, which also means it doesn't know
where the local variables in those functions are stored.

Add simple register tests.

Make the RegsTest case a bit more comprehensible.

Add block test.

Test all memory access sizes.

All tests pass with spike now.

I did comment out a couple.

Made some progress towards working with spike.

I'm writing all the tests so they should just work on real hardware,
too.

WIP on debug testing.

./gdbserver.py --m2gl_m2s --openocd "$HOME/SiFive/openocd/src/openocd -s
$HOME/SiFive/openocd/tcl" -- RegsTest.test_write_gprs
doesn't fail in a completely crazy way.

Default to XLEN=64 when building in-place

Add a "--with-xlen" configure argument (#16)

The tools had riscv64-unknown-elf-gcc hard-coded all over the place.
This lets users override that if they have a 32-bit toolchain.

Remove deprecated uarch counters; support RVC for benchmarks

Merge rv32ua tests into rv64ua

Remove instruction width assumptions to support RVC

Remove vestigial j instruction test; improve jal test

Update WFI test for priv v1.9

Don't use FPU in benchmarks that don't need to use the FPU

Delete unused benchmark

Update to new PTE format

Mark RV32 tests as such

@zhemao make sure to do "make run" in isa/ before committing

separate ua and um tests from ui tests

split up rv64uf and rv64ud isa tests

Fix breakpoint test when only one breakpoint present

bump env

rv32ui: sh: Added side effect test (#14)

From the test comment:
sh to a word aligned address should only affect the 2 lower bytes
and should leave the 2 upper bytes unmodified.

In this test we write 2 bytes to the lower 2 bytes of the word
tdat11 and then ensure that the both the upper 2 bytes and lower
2 bytes are as expected.