soc/cores/clock: add Max10PLL.

soc/cores/clock: add Cyclone10LPPLL.

soc/cores/clock/CycloneVPLL: fix typos.

soc/cores/clock: rename Altera to Intel.

soc/cores/clock: add CycloneVPLL.

targets/de0nano: use CycloneIVPLL, remove 50MHz limitation.

soc/cores/clock: add initial AlteraClocking/CycloneIV support.

.travis.yml: disable windows test (failing for now).

README.md: update RISCV toolchain installation.

.travis.yml: remove Python3.5 test.

Merge pull request #451 from mithro/multi-os

Add multiple Python versions, Windows and Mac to Travis CI testing

setup.py: simplify, switch to Python3.6+ (using python_requires), remove version.

- Deprecate Python 3.5, switch to Python 3.6+.
- Remove which was not used or updated. We'll see to get this back when working on releases.

litex_setup: reorganize a bit, add separators/comments.

.travis.yml: revert full url for litex_setup.py.

We want to have an almost identical .travis.yml between LiteX and the Cores.
Using $TRAVIS_BUILD_DIR works for LiteX but will not work for the cores.

Merge pull request #452 from mithro/riscv-download

Add GCC downloading via litex_setup.py

Enable testing on multiple Python versions.

Makes sure LiteX tests pass on all supported Python versions.

Enable CI for Windows and Mac.

Remove symlinking step.

Use shutil.unpack_archive.

Ignore SSL errors on CI.

Improve the path messages a little.

Make travis use litex_setup.py for GCC download.

Adding SiFive RISC-V toolchain downloading to litex_setup.py

Fix alignments.

Merge pull request #450 from mithro/litex-setup-fix

litex_setup: Use subprocess so failures are noticed.

Run `litex_setup.py` outside the git clone directory.

Otherwise it tries to overwrite the litex directory by cloning LiteX
into it.

litex_setup: Use subprocess so failures are noticed.

os.system doesn't report if any of the commands fail. This means that if
something goes wrong it happily reports success making it hard to debug
issues.

soc/cores: use reset_less on datapath/configuration CSRStorages.

interconnect/csr: add reset_less parameter.

In cases CSRStorage can be considered as a datapath/configuration register and does not need to be reseted.

interconnect/csr, wishbone: use reset_less on datapath signals.

cores/code_8b10b: set reset_less to True on datapath signals.

Reset is only required on control signals.

stream: set reset_less to True on datapath signals.

Reset is only required on control signals.

Merge pull request #448 from kessam/patch-1

Fix timing constraints

Fix timing constraints

soc/cores/clock/ECP5PLL: add CLKI_DIV support.

Merge pull request #447 from antmicro/spi-xip

Add initial support for the new LiteSPI core

targets: netv2: add LiteSPI

platform: netv2: update SPI flash pinout

litex_sim: add LiteSPI

soc/cores/uart: use reset_less on accumulator, reg, bitcount to reduce.

This reduces logic a bit. It does not make large difference on usual design with
only 1 UART, but is interesting on designs with hundreds of UARTs used to "document"
FPGA boards :) (similar to https://github.com/enjoy-digital/camlink_4k/blob/master/ios_stream.py)

soc/cores/spi_flash: add ECP5SPIFlash (non-memory-mapped).

litex_setup: add litespi core

Merge pull request #444 from ilya-epifanov/openocd-jtag-programmer

Added openocd jtagspi programmer, to be used with ECP5-EVN board

Merge pull request #441 from gsomlo/gls-spisdcard-fixes

SPI SDCard fixes and features

Added openocd jtagspi programmer, to be used with ECP5-EVN board

software/bios: add spisdcardboot() to boot_sequence()

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

software/libbase/spisdcard: add delay to goidle loop

In `spi_sdcard_goidle()`, insert a `busy_wait()` into the CMD55+ACMD41
loop to avoid exhausting the retry counter before the card has a chance
to be ready (required on the trellisboard, also tested OK on nexys4ddr).

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

software/bios: factor out busy_wait() function

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

software/libbase/spisdcard: fix width of address parameter

Host address parameter types should match CPU word width, so
use `unsigned long` to be correct on both 32 and 64 bit CPUs.

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

soc/cores/spi: make dynamic clk divider optional (can be enabled with add_clk_divider method) and only use it in add_spi_sdcard.

Merge pull request #439 from antmicro/fix-compiler-rt

Update removed llvm compiler-rt repo

Update removed llvm compiler-rt repo

targets/add_constant: avoid specifying value when value is None (=default).

software/libbase/spisdcard: add USE_SPISDCARD_RECLOCKING define to easily disable reclocking.

integration/soc/add_uart: add USB CDC support (with ValentyUSB core).

tools/litex_sim: simplify using uart_name=sim.

integration/soc/add_uart: add Model/Sim.

integration/soc/add_uart: cleanup.

build/tools: add replace_in_file function.

tools/litex_term: use 64 bytes as default payload_lengh (work for all confniguration) and add small delay between frames for FT245 FIFO.

The delay still need to be investigated.

bios/boot: update comments.

Merge pull request #437 from feliks-montez/bugfix/fix-serialboot-frames

flush rx buffer when bad crc and fix frame payload length

test/test_targets: remove versa_ecp3.

boards/targets: update SDRAM to use new GENSDRPHY and new ECP5PLL phase support.

boards/platforms: remove versa_ecp3 (ECP3 no longer supported).

build/lattice/diamond: remove ECP3 support. (ECP3 is not used and no longer interesting now that ECP5 has an open-source toolchain).

cores/clock/ECP5PLL: add phase support.

build/lattice/common: change LatticeECPXDDROutputImpl from ECP3 to ECP5.

Fix off-by-one error on almost full condition for prefetch

This causes a DRC error on the Xilinx tools when the prefetch
lines setting is 1. Don't know why this wasn't caught earlier,
but it just popped up in CI.

flush rx buffer when bad crc and fix frame payload length

soc/doc/csr: allow CSRField.reset to be a Migen Constant.

cpu/vexriscv/mem_map_linux: move main_ram to allow up to 1GB.

software/bios/boot/linux: move emulator.bin to main_ram and allow defining custom ram offsets.

targets: remove Etherbone imports.

targets: switch to add_etherbone method.

integration/soc: add add_etherbone method.

integration/soc/add_ethernet: add name parameter (defaults to ethmac).

targets: always use sys_clk_freq on SDRAM modules.

targets: fix typos in previous changes.

Merge pull request #436 from rob-ng15/master

Reclock spi sdcard access after initialisation

Merge pull request #435 from enjoy-digital/spi_master_clk_divider

soc/core/spi: add Clk Divider CSR (defaults to sys_clk_freq/spi_clk_f…

Reclock spi sdcard access after initialisation

Depends upon https://github.com/enjoy-digital/litex/pull/435

After initialising the card, reclock the card, aiming for ~16MHz (divider is rounded up, as slower speed is safer), but a maximum of half of the processor speed.

Tested with the card being clocked to 12.5MHz on de10nano

targets: switch to add_ethernet method instead of EthernetSoC.

targets: switch to SoCCore/add_sdram instead of SoCSDRAM.

soc/core/spi: add Clk Divider CSR (defaults to sys_clk_freq/spi_clk_freq).

targets/arty: use new ISERDESE2 MEMORY mode.

Merge branch 'master' of github.com/enjoy-digital/litex

Merge pull request #434 from rob-ng15/master

Use <stdint.h> to provide structure sizes

Use <stdint.h> to provide structure sizes

Use <stdint.h> for structure sizes

integration/soc: add add_spi_flash method to add SPI Flash support to the SoC.

targets/nexys4ddr: use LiteXSoC's add_spi_sdcard method.

integration/soc: add add_spi_sdcard method to add SPI mode SDCard support to the SoC.

Merge pull request #433 from gsomlo/gls-rocket-spisdcard

Support SPI-mode SDCard booting on Litex+Rocket (64bit) configuration

targets/nexys4ddr: add '--with-spi-sdcard' build option

platforms/nexys4ddr: add spisdcard pins.

Synchronize with litex-boards commit #57bcadb.

targets/nexys4ddr: make sdcard reset conditional

software/libbase/spisdcard: fix 4-byte FAT fields on 64-bit CPUs

On 64-bit architectures (e.g., Rocket), 'unsigned long' means
eight (not four) bytes. Use 'unsigned int' wherever a FAT data
structure requires a four-byte field!

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

Merge pull request #432 from esden/csr-doc-fix-int

Don't let python convert lane number to float.

Don't let python convert lane number to float.

While at it also:
* Don't multilane for reg >= 8 bit width.
* Only check if we should switch to multilane after finding min field width.