whitespace

sigh power isa spec has "special regs" at the end

add D-Form and X-Form tables to ls011

start adding english words for ld/st post-update ls011

svstep is Vectoriseable

shift-and-add really need to be EXT0xx in ls012

add Levels table to ls012

more classification subsets in ls012 optable

add subset to more optable.csv

move fminmax[s] to XO ....0 10000

fix int/fp mv/cvt in optable.csv

adjust optable.csv -- [f]minmax[s][.] need 6 XO bits and merge all the fminmax variants

change minmax CR0 to be a compared with b, not the result compared with 0

See: https://bugs.libre-soc.org/show_bug.cgi?id=915

switch to ¬ for bitwise not

change integer min/max to use (RA|0)

fill in instruction forms

change fminmax[s][.] to MM-form

rename IMM integer min/max mode table -> MMM

reformat list

fill in ls013 motivation

add optional subset column to optables.csv ls012

add compliancy level column

merge integer min/max instructions and correct section ordering

fix typo

expand out integer min/max mode table

fix fminmax special registers altered

whitespace

bug #1063, remove predicate-result

move SPRs out of ls008 back to sprs.mdwn

off-by-one in extsb XLEN=64

remove bracket syntax error

Revert "fix extsb pseudo-code"

This reverts commit 3683d40d020ca785168fb059f75e7159cc904ab1.

fix extsb pseudo-code

some of the bit positions had been wrong

move tag

add extsb/h/w example of XLEN
see https://bugs.libre-soc.org/show_bug.cgi?id=1061 and
https://bugs.libre-soc.org/show_bug.cgi?id=988