inorder_model: Document single-issue in-order model task.

make biginteger pdfs too

fix missing p in post-increment load/stores

rename shadd* -> sadd* in ls012/optable.csv to match ls004

gen_core_with_svp64: Fixed make command

gen_core_with_svp64: Fix title, commands, a few details.

microwatt.mdwn: Added to using Libre-SOC core.
gen_core_with_svp64.mdwn: New file explaining how to add SVP64 to LS core.

HDL_workflow.mdwn: Fixed link

HDL_workflow: Fix to 80 chars per line

HDL_workflow.mdwn: Added info on milestones and budgets.

Added bug links

HDL_workflow.mdwn: Started adding info on how to raise issues.

fix docs for updated maddsubrs/maddrs/msubrs

fix wrong paste of pseudo-code

update pseudo-code

sync fminmax pseudocode fixes from openpower-isa.git

change wording to be more clear

change pseudocode to match openpower-isa.git

remove fminmaxs since it's redundant with fminmax

G

series of cosmetic changes for PDF layout, also recommending moving
the pseudocode for the cffpr instruction to an Appendix as it is too large
to go into the instruction itself (like many FP operations that also have
helper-functions in the appendix)

links are part of footnotes

convert links to footnotes

update rust's as operator link to be more specific

fix formatting

update keywords to match rest of document

change rest of int/fp conversion docs to use new P/S/E-type naming

rewrite cvt_fp_to_int_overview.mdwn to be more like a specification.

extract fp->int conversion overview to separate page

WIP

add interview questions on ngi search

match v3.1B section 4.6.7.2 Floating-Point Convert To/From Integer Instructions

change c[ft]fpr* instruction titles

rename sections to match PowerISA v3.1B section 3.3.18

rename sections to match PowerISA v3.1B section 3.3.18 Move To/From
Vector-Scalar Register Instructions

reformat markdown tables

rewrite int/fp moves specification text to use style requested by luke

https://bugs.libre-soc.org/show_bug.cgi?id=1118#c1

add EU grants to all RFCs

fix links to ls006.fpintmv.mdwn

change instruction titles to match new names

rename fmv[ft]g*/fcvt[ft]g* to m[tf]fpr*/c[tf]fpr*