update the tables in power_svp64_rm.py
these get copied around a lot but hey this is better than mistakes

sorted SVP64RMModeDecode to properly match the new spec

test all fp -> int conversion modes

fix bug in fcvttg OpenPower and saturating conversion

add support for setting initial FPSCR in unit tests

add fp value to BFPState.__repr__

add more fp -> int bfp* functions

fix fp comparison

fix round nearest-even

rename js_toint -> toint in preparation for adding non-js fp->int tests

expand fcvttg js tests to also test conversion to u32/i64/u64

add bfp_CONVERT_FROM_UI32/64

rename js_toint32 -> js_toint in preparation for adding u32/i64/u64 tests

rephrase to avoid personal pronouns

duplicate overflow comment as requested by luke

https://libre-soc.org/irclog/%23libre-soc.2023-05-16.log.html#t2023-05-16T08:54:24

mention it is ok to duplicate code in inorder.py

add some copyright notices and development guidelines to inorder.py

fcvttg*: test FPSCR output

fix fcvttg* overflow/FPSCR computation

fix mis-computed exponent in bfp_CONVERT_FROM_BFP64

make mis-matched FPSCR errors much easier to read

fpscr: rename computed bits -> summary bits since that's what the spec uses

auto-compute FPSCR exception summary bits

replace self.insnlog.append with self.trace function
that is explicitly inactive if the (new) insnlog input is None
https://bugs.libre-soc.org/show_bug.cgi?id=1039

whoops no self.record, must be record argument

add hazard profiles, add read_file function for tracelog

skip reading ewsrc when SVMode is CROP

add "WRONG" sv.cmp in test_pysvp64dis.py

fix sv_analysis ldux, missing s/d:RA

sort out sv.cmp zz (and correct unit tests)

CROpFF3RM and CROpFF5RM were swapped round.
FF3 has the CR-bit
(and only zz - bit 6)
FF5 has only the inv-bit

found the location to cut/paste the disassembly extra from
https://bugs.libre-soc.org/show_bug.cgi?id=1084

RC1 does not exist in CROps, the selection of behaviour *called* RC1
is whether the CROp destination is a 3-bit CR *field* (RC1=0)
or if it is a 5-bit CR *bit* (RC1=1)

fix empty slot in EXTRA
move (swap) Mode[0] and Mode[1] in CROps,
ff y/n is now Mode[1], VLI is now Mode[0].
https://bugs.libre-soc.org/show_bug.cgi?id=1083

extraneous space

remove extraneous space

some empty slots now in RM and also source=dest in EXTRA

ld/st mismatch in power_insn.py and sv_analysis.py
some EXTRA slots run empty now due to source/dest being the same
register (s:RA;d:RA)

add sv.ffmadds test to test_pysvp64dis.py

in DCT/FFT 3-in 2-out set had to make RT same source-dest EXTRA
puzzlingly this frees up 2 bits but still cannot do EXTRA3 due to needing
1 bit for selecting RS=RT+MAXVL or RS=RC

move RG bit in CRops to Mode[2] from Mode[3] MSB0-numbering

got linked-list-pointer-chasing working
including with LD/ST-with-update
https://bugs.libre-soc.org/show_bug.cgi?id=1047

bug in power_insn.py where record.svp64 is None (??)

have to now add LD/ST-update instructions to list of explicit-allowed
(as .long) due to extension of RA/RT with EXTRAs, the test RA!=RT is not
a 5-bit test it is a 7-bit test

prevent duplicate EXTRA2/3 in power_insndb when assembling/disassembling
https://bugs.libre-soc.org/show_bug.cgi?id=1084

power_insn: filter out empty pcode lines

power_insn: fix verbose assembly extra info

attempting to get LD/ST-Update SVP64 EXTRA3 working, getting some
interesting behaviour in pysvp64dis
https://bugs.libre-soc.org/show_bug.cgi?id=1084

classify LD/ST-Immediate-Update as EXTRA3.
this allows continuous range on registers up to 128

whitespace cleanup and remove as many PHP-style-formatters as i can stand

add rest of bfp_* helpers needed to run fcvt js test

fix `even` polarity in bfp_ROUND_TO_INTEGER

ignore FPSCR in fcvt js test

allow ignoring FPSCR in tests

pow should not become self.pow

fix bugs in fcvt* pseudocode

check expected CR fields in Data-Dependent Fail-First

add some bfp_* functions -- this isn't yet enough to run fcvt*

make truediv available to pseudocode

technically `/` in pseudocode is supposed to be real number division,
with `÷` being division with result truncated to integer, however
luke decided to just use `/` for integer division in pseudocode,
so we need a way to work around that.

add bfp classification predicates

allow assigning BFPState and SelectableMSB0Fraction values in pseudo-code

add support for *_flag global variables needed by bfp_* functions

make lexer replace class with class_ since it's a python keyword

fix SelectableMSB0Fraction's constructor

undefined is a function that needs to be called

fix broken FPSCR fields

Revert "add stub reset_xflags function"

the function actually should be in pseudocode

This reverts commit c44cd164b385a18fb635e7087c2a253c30d9c81c.

corrections to dd-ffirst tests when VLi=0, the write to regfile
is *not* carried out on the failed test. but Rc=1 does (TODO)

SelectableMSB0Fraction is now basically complete and correct afaict

add very very very basic write-out of instruction log

Merge branch 'support-fields'

https://bugs.libre-soc.org/show_bug.cgi?id=1072#c17

add ld/st data-dependent fail-first /vli (inclusive)

fix data-dependent fail-first on load

power_insn: remove redundant logs

cyclemodel/inorder: hide set inheritance

cyclemodel/inorder: fix coding style

extend previous hard-coded magic constant (256) used to indicate
"effectively unlimited" (see check_extsign) out to 1024. it would be
better to set this at the bare-minimum limit (257, 258) as it requests
that python runtime create massive-large ints

add WIP fp_working_format.py

change FPSCR to a required parameter of ISACallerHelper

Revert "remove now-unnecessary SO global, since XER[SO] syntax now translates to XER.SO"

luke wants the SO global to stay even though it's unnecessary

This reverts commit a50eb1eb70ee305ba3091455cf1473abd4a74fb2.

switch to using self.FPSCR

switch to using FPSCRState for double2single.mdwn

add self.FPSCR

remove now-unnecessary SO global, since XER[SO] syntax now translates to XER.SO

support FPSCR[RN] syntax that translates to FPSCR.RN

add support for accessing XER using XER.SO syntax -- intended for new pseudocode

separate ISAPages out from inherited ISA Class

SetFX is not a normal function -- it can assign to its input

switch fpcvt over to using FPSCR attributes

add parser support for attributes like FPSCR.RN

move apply_trailer into parser class

bypass ply's eating SyntaxErrors

FPSCR.FPRF can be assigned strings

add XERState since XER has fields too

fix some broken FieldSelectableInt handling

comment TODO on Load-Fault in strncpy example

add stub reset_xflags function

minor_19.csv: convert RA to RA0 for minmax

add FPSCR to Test API (ExpectedState, SimState). untested

add FPSCR to ISACaller