syscall: Addition of an ioctl command code for Power.

tests: update test for slight change due to the change in brk.

syscall: Zero out memory that already exists during the brk system call.

Glibc often assumes that memory it receives from the kernel after a brk
system call will contain only zeros. This is important during a calloc,
because it won't clear the new memory itself. In the simulator, if the
new page exists, it will be cleared using this patch, to mimic the kernel's
functionality.

syscall: Fix conversion of the stat64 buffer during system calls.

syscall: Implementation of the ftruncate64 system call.

syscall: Implementation of the time system call.

syscall: Implementation of the times system call

Enable getuid and getgid related syscalls on X86_SE

I've tested these on x86 and they work as expected.

In theory for 32-bit x86 we should have some sort of special
handling for the legacy 16-bit uid/gid syscalls, but in practice
modern toolchains don't use the 16-bit versions, and m5 sets the uid
and gid values to be less than 16-bits anyway.

This fix is needed for the perl spec2k benchmarks to run.

Ignore rt_sigaction() syscalls on x86 and x86_64

This is currently how alpha handles this syscall.

This is needed for the gcc spec2k benchmarks to run.

merged with ISA event manager fix

ISA: Fix compilation.

removed libruby file reference from ruby_se.py

fixed MC146818 checkpointing bug and added isa serialization calls to simple_thread

Hook up the munmap() syscall for 32-bit x86.

This is straightforward, as munmapFunc() doesn't do anything.
I've tested it with code running munmap() just in case.

mips: update hello-ruby stats

bus: add assertion to catch illegal retry
on mem-inhibited transaction.

X86: Make successive anonymous mmaps move down in 32 bit SE mode Linux.

SE mode: Make the direction anonymous mmaps move through memory configurable.

inorder-debug: print out workload

commit Soumyaroop's bug catch about max_insts_all_threads

python: Fix m5.defines so grabbing flags works correctly

rundiff: Don't flush stdout until after postcontext is printed.

O3: Add flag to control whether faulting instructions are traced.
When enabled, faulting instructions appear in the trace twice
(once when they fault and again when they're re-executed).
This flag is set by the Exec compound flag for backwards compatibility.

Minor cleanup: Use the blockAlign() method where it applies in the cache.

Force prefetches to check cache and MSHRs immediately prior to issue.
This prevents redundant prefetches from being issued, solving the
occasional 'needsExclusive && !blk->isWritable()' assertion failure
in cache_impl.hh that several people have run into.
Eliminates "prefetch_cache_check_push" flag, neither setting of
which really solved the problem.

O3: Mark fetch stage as active if it faults.
Otherwise if the rest of the pipeline is idle then
fault will never propagate to commit to be handled,
causing CPU to deadlock.

inorder-debug: fix cpu tick debug message

mips-stats: update regressions of arguments fix

isa_parser: Turn the ISA Parser into a subclass of Grammar.
This is to prepare for future cleanup where we allow SCons to create a
separate grammar class for each ISA

ply grammar: Fixup Tokenizer class so you can get lexer arguments

ruby: Disable all debug output by default

arch: nuke arch/isa_specific.hh and move stuff to generated config/the_isa.hh

slicc: Pure python implementation of slicc.
This is simply a translation of the C++ slicc into python with very minimal
reorganization of the code.  The output can be verified as nearly identical
by doing a "diff -wBur".

Slicc can easily be run manually by using util/slicc

params: small cleanup to param description internals

scons: add slicc and ply to sys.path and PYTHONPATH so everyone has access

python: Move more code into m5.util allow SCons to use that code.
Get rid of misc.py and just stick misc things in __init__.py
Move utility functions out of SCons files and into m5.util
Move utility type stuff from m5/__init__.py to m5/util/__init__.py
Remove buildEnv from m5 and allow access only from m5.defines
Rename AddToPath to addToPath while we're moving it to m5.util
Rename read_command to readCommand while we're moving it
Rename compare_versions to compareVersions while we're moving it.

--HG--
rename : src/python/m5/convert.py => src/python/m5/util/convert.py
rename : src/python/m5/smartdict.py => src/python/m5/util/smartdict.py

multiattrdict: make multilevel nesting work properly

attrdict: add pickle support to attrdict

code_formatter: use __builtin__ which is correct, not __builtins__

mips: fix command line arguments
arguments were not being saved correctly into M5 memory

inorder-mdu: multiplier latency fix
mdu was workign incorrectly for 4+ latency due to incorrectly assuming
multiply was finished the next stage

X86: Fix the expected size of the immediate offset in MOV_MI.

X86: Sign extend the immediate of wripi like the register version.

X86: Make the imm8 member of immediate microops really 8 bits consistently.

X86: Fix checking the NT bit during an IRET.

X86: Fix setting the busy bit in the task descriptor in LTR.

inorder-smt: remove hardcoded values
allows for the 2T hello world example to work in inorder model

inorder-configs: update se.py
fix bug with  'numThreads=len(workloads)' which was counting characters of command-line not counting threads as intended.
Update numThreads for inorder/o3 cases and default to 1 for all other cases.

configs: add maxinsts option on command line
-option to allow threads to run to a max_inst_any_thread which is more useful/quicker in a lot of
cases then always having to figure out what tick to run your simulation to.

Syscalls: Implement sysinfo() syscall.

SPARC: Make resTemp in udivcc wide enough to hold all the bits we need.

[mq]: x86syscalls.patch

inorder-alpha-fs: edit inorder model to compile FS mode

Add an I/O cache to FS config even if there's just an "L2" cache.

Added new MESI files

Config adjustments for MESI

Somayeh's MESI protocol with Polina's bug fixes

MI data corruption bug fix

Object print bug fix

MOESI data corruption bug fix

SCons fix to always make MemTest object

[mq]: MOESI_patch

Reset the atomics flags if RMW_Read is not followed by a RMW_Read or RMW_Write

imported patch mi_patch

Merge with head.

X86: Preserve the NO_ACCESS flag when giving CDA a specialized interface.

Atomic CPU: Respect the NO_ACCESS request flag.

X86: fix some simple compile issues
static should not be used for constants that are not inside a class definition.

RTC: Make calls to writeData update the RTCs internal representation of time.

X86: Make the real time clock actually keep track of time.

X86: Fix the decoding for and fill out FST and FSTP.

X86: Add microassembler symbols for floating point stack register operands.

X86: Don't insist on binary encoding for the RTC since we implement BCD.

X86: Decode the immediate byte opcode extension for 3dNow! instructions.

X86: Decode three byte opcodes.

Merge with head.

X86: Update stats for new SSE instructions.

X86: Move the simulated date in X86_FS forward to 2012.

X86: Double check the two byte portion of the decoder and fix bugs/clean up.

X86: Implement MOVNTI.

X86: Initialize the MXCSR in SE mode.

X86: Implement MOVQ2DQ.

X86: Implement MOVDQ2Q.

X86: Implement the media instructions that convert fp values to ints.

X86: Implement a microop for converting fp values to ints.

X86: Implement the instructions that compare fp values and write a mask as a result.

X86: Implement a microop that compares fp values and writes a mask as a result.

X86: Implement the instructions that compare fp values and write to rflags.

X86: Implement a microop that compares fp values and writes to rflags.

X86: Implement MOVSS.

X86: Implement LDMXCSR.

X86: Implement STMXCSR.

X86: Implement the shuffle media instructions.

X86: Implement a shuffle media microop.

X86: Implement the mask move instructions.

X86: Implement a mask move microop.

X86: Implement the instructions that move sign bits.

X86: Implement a microop that moves sign bits.

X86: Implement the insert/extract instructions.

X86: Fix a bug in the decoder where the insert/extract instructions go.