fixedstore: switch stbux to XLEN

fixedstore: switch stbu to XLEN

fixedstore: switch stbx to XLEN

fixedstore: switch stb to XLEN

use brackets round (XLEN/2) in divw pseudocode
[0]*XLEN/2 was being interpreted as ([0]*XLEN)/2

detect native ppc64le

detect native ppc64le

off-by-one in srad, same as sld and srd: XLEN-6:XLEN-1 not XLEN-5:XLEN-1

fixedshift: switch sradX to XLEN

off-by-one in sld and srd, XLEN-6:XLEN-1 not XLEN-5:XLEN-1

fixedshift: switch srdX to XLEN

fixedshift: switch sldX to XLEN

fixedshift: switch srawX to XLEN

fixedshift: switch srwX to XLEN

fixedshift: switch slwX to XLEN

fixedshift: switch rldcrX to XLEN

fixedshift: switch rldclX to XLEN

fixedshift: switch rlwnmX to XLEN

fixedshift: switch extswsliX to XLEN

fixedshift: switch sradiX to XLEN

fixedshift: switch srawiX to XLEN

fixedshift: switch rldiclX to XLEN

fixedshift: switch rlwimiX to XLEN

fixedshift: switch rlwinmX to XLEN

fixedarith: switch divwX to XLEN

fixedarith: switch divweX to XLEN

fixedarith: switch divweuX to XLEN

fixedarith: switch divdX to XLEN

fixedarith: switch divdeX to XLEN

fixedarith: switch modsd to XLEN

fixedarith: switch modsw to XLEN

adjusted popcntw to simplify by using temp vars
https://bugs.libre-soc.org/show_bug.cgi?id=671#c50
e <- (XLEN/2)-1
s <- i*XLEN/2

fixedload: switch lbz to XLEN

fixedload: switch lbzx to XLEN

fixedload: switch lbzu to XLEN

fixedload: switch lbzux to XLEN

fixedload: switch lhz to XLEN

fixedload: switch lhzx to XLEN

fixedload: switch lhzu to XLEN

fixedload: switch lhzux to XLEN

fixedlogical: switch cnttzd to XLEN

fixedlogical: bpermd fixup

fixedlogical: switch popcntw to XLEN

fixedarith: switch modud to XLEN

fixedarith: switch divdeuX to XLEN

fixedarith: switch moduw to XLEN

fixedarith: switch divwuX to XLEN

fixedarith: switch divduX to XLEN

fixedarith: switch maddhd to XLEN

fixedarith: switch maddld to XLEN

fixedarith: switch maddhdu to XLEN

add short mulli random test

fixedarith: switch mulli to XLEN

fixedarith: switch mulhdu to XLEN

add mulhdu random test

fixedarith: switch mulhd to XLEN

fixedarith: switch mulldX to XLEN

fixedarith: switch mulhwu to XLEN

fixedarith: switch mullwX to XLEN

quite a big intrusive change in auto-assignment
variables that do not exist get auto-created based on the bit-width
at which they are first encountered

    prod[0:31]

creates a variable with

    prod = concat(0, repeat=32)

however this needs to be more complicated rather than just assume
it is a pair of constants

expressions can now be

     prod[0:XLEN-1]

which gets an ast.BinOp expression created on the RHS.

therefore allow the assignment "var = concat(...., repeat=xxxx)"
to accept computed expressions by returning an ast.BinOp(UPPER, "-", LOWER)
so that the resultant python code performs the subtract calculation

assignment test pattern-matching not adequate, adding quick test

fixedarith: switch mulhw to XLEN

fixedlogical: switch bpermd to XLEN

fixedlogical: switch cntlzd to XLEN

fixedlogical: switch popcntd to XLEN

fixedlogical: switch extsw to XLEN

fixedlogical: switch prtyw to XLEN

fixedlogical: switch prtyd to XLEN

fixedlogical: switch popcntb to XLEN

fixedlogical: switch cmpb to XLEN

fixedlogical: switch cntlzwX to XLEN

fix RANGE function, reverse direction needed

fixedlogical: switch xori to XLEN

fixedlogical: switch xoris to XLEN

fixedlogical: switch oris to XLEN

fixedlogical: switch andis. to XLEN

fixedlogical: switch ori to XLEN

also add pattern-recognition for just

     [0] * XLEN

have to keep a close eye on this

fix pattern-match for an expression such as "XLEN-16" when looking
for concat substitutions

[item] * NUMBER was replaced with
concat(item, repeat=NUMBER)

but [item] * (XLEN-16) was not matching

by adding a HACK which spots ast.Binop then [item]*(XLEN-16) can be
recognised

missed data_o/i to i/o_data conversion

fixedlogical: switch andi. to XLEN

pywriter: support RANGE helper

parser: support unary minus properly

lexer: t_NUMBER should not grab minus sign

add another quick test to pseudo parser

set XLEN=64 in ISACaller

test_caller_bcd: make bit changes more VHDL-like

test_caller_bcd: fix and refactor addg6s test loop

test_caller_bcd: drop dead code

test_caller_bcd: mention reference implementation

test_caller_bcd: refactor addg6s test

This patch should vastly simplify and speed up the addg6s test. Most
importantly, we drop half adders and full adders, making use of the
fact that Python uses big integers directly. Also, we don't bother
generating all posible products of BCD numbers; instead, we simply
resort to random number generator. Note, however, that we only check
the numbers that are correct from BCD point of view.

whitespace, below 80 char limit

test_caller_bcd: mark addg6s test as slowpoke

test_caller_bcd: addg6s sketch

test_caller_bcd: align tables with spec and cases

test_caller_bcd: drop temporary code

bring qemu sim size down to 1GB

add subTest back in to bcd tst

whitespace (keep below 80 chars)

whitespace (below 80 chars)