Add LICENSE.

setup: check Python version.

fhdl.dsl: add tests for lowering. 99% branch coverage.

fhdl.cd: rename ClockDomain.{reset→rst}.

fhdl.dsl: add tests for submodules.

fhdl.dsl: use less error-prone Switch/Case two-level syntax.

fhdl.dsl: add tests for d.comb/d.sync, If/Elif/Else.

fhdl.ast: fix Switch._?hs_signals() for switch without statements.

back.verilog: detect undriven public wires using Yosys.

This should never happen, and is certainly a logic bug in nMigen.

back.rtlil: fix swapped operands in sync assign.

back.rtlil: explain logic for CD reset insertion.

back.rtlil: explicitly set the top module.

fhdl.ir: explain how port enumeration works.

back.rtlil: explain how RTLIL conversion works.

fhdl.ir: make sure clocks and resets of used CDs appear as inputs.

back.rtlil: give clocks and resets nicer names.

compat.fhdl.module: implement finalization.

back.rtlil: match shape of $mux ports A/B/Y.

tracer: add support for Python 3.7.

fhdl.ast: bits_sign→shape.

fhdl.ast: add tests for most logic.

Measure test coverage.

compat.fhdl.{module,structure}: import/wrap Migen code (WIP).

compat.fhdl.bitcontainer: import/wrap Migen code.

fhdl.ast.Signal: implement .like().

fhdl.ir: fix port threading code.

fhdl.dsl: comb/sync/sync.pix→d.comb/d.sync/d.pix.

fhdl.ast.Signal: fix typo.

fhdl.ast.Signal: implement attrs field.

genlib.cdc.MultiReg: self.regs should be a private field.

fhdl.ast.Signal: implement width derivation from min/max.

genlib.cdc.MultiReg: pull in from Migen.

fhdl.ast.Signal: implement reset_less signals.

fhdl.ast.Signal: assign an internal name if tracer fails.

fhdl.dsl: allow f.sync["dom"] as a synonym of f.sync.dom.

ClockDomain.{rst→reset}, for consistency with ResetInserter.

nmigen.compat.ClockDomain would alias this, for Migen compatibility.

Initial commit.