software/libcompiler-rt: add ctzsi2

lm32: update

m1crg: advance off-chip DDR clock phase

bios: print number of memory errors

build: support optional MMU

lm32: use submodule

Use new 'specials' API

corelogic -> genlib

Build FPG file

tools: add byteswap

bios: use puts for long string

bios: add build date to banner

Makefile: correct bitstream filename

software: go back to GCC

load.jtag: remove CFG_OUT/CFG_IN instructions

m1crg: fix signal names

Use Mibuild

tb: use default runner

software/include: add float.h

software/include: add stdbool.h

software: hide and delete .ts files

software: compile compiler-rt ourselves

software/include/base/stdint.h: add INT32_C

software: run the assembler ourselves to prevent future time wastage due to breakage of our custom Clang toolchain

software/common.mak: remove -fsigned-char from CFLAGS

software/common.mak: use -target instead of deprecated -ccc-host-triple

software/include/base/stdint.h: more definitions

Do not use super()

Move Token

Remove ActorNode

Fix instantiations

bank/csrgen: interface -> bus

Merge branch 'master' of github.com:milkymist/milkymist-ng

Use Wishbone SRAM component from Migen

lm32: fix watchpoints

The wp_match_n vector is off by one. Which results in undefined states, at
least in simulation.

Signed-off-by: Michael Walle <michael@walle.cc>

Replace Signal(bits_for(... with Signal(max=...

Use new bitwidth/signedness system

Remove Constant

Workaround for zero-delay loop simulation problem with Icarus Verilog. TODO: clarify and revert this commit.

sram: do not use MemoryPort

tb/asmicon/asmicon_wb: more complete testing by default

tb/asmicon: new initiator API

lm32: replace $clog2 with macro

Unfortunately, XST does not support $clog2 with the localparam keyword
(the parameter keyword works just fine). Define a macro which replaces the
call with a constant function.

This commit can be reverted if the bug in XST is fixed.

Signed-off-by: Michael Walle <michael@walle.cc>

lm32: split lm32_include.v

lm32: fix documentation style

Signed-off-by: Michael Walle <michael@walle.cc>

lm32: remove unneeded parameter in lm32_dp_ram

addr_depth can be computed by addr_width.

Signed-off-by: Michael Walle <michael@walle.cc>

lm32: rename mem array in lm32_dp_ram

Be compatible with original proprietary DP RAM instantiation. This is
needed for simulation, where r0 is initialized to zero in lm32_cpu.v.

Signed-off-by: Michael Walle <michael@walle.cc>

lm32: replace clogb2 by builtin $clog2

This function is fixed in ISE since version 14.1 (see AR #44586). If the
builtin function is used, the design can be simulated with Icarus Verilog.

Signed-off-by: Michael Walle <michael@walle.cc>

framebuffer: use new SingleGenerator

Remove uses of the RE signal on field registers

Define clock domains instead of passing extra clocks as regular signals

Basic support for new clock domain and instance API

framebuffer: disable debugger by default

bios/dataflow: use freeze register

asmicon: fix and simplify refresh grant logic

asmicon/bankmachine: respect SDRAM write-to-precharge specification

asmicon/multiplexer: correct read-to-write delay to prevent conflicts on the tag bus

bios: asmiprobe command

Because with reordering architectures come order-dependent intermittent bugs.

Add ASMIprobe core

asmicon/bankmachine/selector: fix round-robin CE

asmicon/bankmachine: do not insert buffer when using _SimpleSelector

tb/selector: use _SimpleSelector

tb/asmicon: concurrent reads and writes

asmicon: bring full_selector param to top-level

bios: add command to print df debug info

framebuffer: support df debugger

asmicon: simple selector option

x.bv.width -> len(x)

asmicon: remove uses of multimux

framebuffer: clean shutdown

top: use two slots for the framebuffer ASMI port

framebuffer: use ASMI reader factory

framebuffer: print rgb in simulation

tb/framebuffer: remove vcd

framebuffer: fix FIFO read clocking

Revert "framebuffer: switch to real DMA"

This reverts commit 3add96212bfb23e459a703a54b8e7e0a1551456b.

framebuffer: switch to real DMA

framebuffer: fix deadlock

tb/framebuffer: compute parameters

framebuffer: make simulation easier

framebuffer: fix computation of alignment bits

framebuffer: indentation

framebuffer: fake DMA for testing (WIP)

framebuffer/vtg: fix dataflow control (inc. WA for Migen bug - FIXME)

framebuffer: fix pixel split

framebuffer: fix sync generation

Work around imbecilic timing constraints system

framebuffer: register output of FIFO

framebuffer: video timing generator

framebuffer: FIFO

framebuffer: VTG and FIFO skeleton

framebuffer: chop memory words

framebuffer: ala flow->actorlib

framebuffer: control.For -> misc.IntSequence

framebuffer: address generator and DMA

framebuffer: frame initiator

VGA framebuffer connections

software/libbase: qsort

base/stdlib.h: abs/labs

software/base/limits.h: add some more