Merge remote-tracking branch 'origin/eddie/peepopt_dffmuxext' into xc7dsp

Merge remote-tracking branch 'origin/master' into xc7dsp

Add peepopt_dffmuxext

Add peepopt_dffmuxext tests

Merge pull request #1354 from emilazy/remove-which-use

Replace `which` with `command -v` in Makefile too

Replace `which` with `command -v` in Makefile too

Merge pull request #1338 from YosysHQ/eddie/deferred_top

hierarchy -auto-top to work with (* top *) modules from read/read_verilog -defer

Support CEM

st.ffP from if to assert

Rename muxAB to postAddMux

Use choices for addAB, now called postAdd

Add support for load value into DSP48E1.P

Process post-adder first since C could be used for load-P

Use feedback path for MACC

Adopt @cliffordwolf's suggestion

Expand test with `hierarchy' without -auto-top

Add `read -noverific` before read

Merge remote-tracking branch 'origin/master' into eddie/deferred_top

Merge pull request #1351 from emilazy/remove-which-use

Use `command -v` rather than `which`

Use `command -v` rather than `which`

Merge branch 'master' of github.com:YosysHQ/yosys

Recognise built-in types (e.g. $_DFF_*)

Merge pull request #1344 from YosysHQ/eddie/ice40_signed_macc

ice40_dsp to allow signed multipliers

Merge pull request #1347 from mmicko/fix_select_error_msg

Fix select command error msg, fixes issue #1081

Merge pull request #1346 from mmicko/fix_ecp5_cells_sim

Fix TRELLIS_FF simulation model

Fix select command error msg, fixes issue #1081

Fix TRELLIS_FF simulation model

ecp5_gsr: Fix typo

Signed-off-by: David Shah <dave@ds0.me>

Fine tune xilinx_dsp pattern matcher

Add macc test, with equiv_opt not currently passing

autoremove ffM

Remove debug

ffM before addAB

Another oops

Update commented out

Update test for ffM

Add support for ffM

Update comment

Add mul_unsigned test

Missing dep for test_pmgen

Missing dep for test_pmgen

Merge remote-tracking branch 'origin/master' into xc7dsp

Merge pull request #1340 from YosysHQ/eddie/abc_no_clean

abc9 to not call "clean" at end of run (often called outside)

Improve tests/ice40/macc.ys for SB_MAC16

Do not restrict multiplier to unsigned

New pmgen requires explicit accept

Merge pull request #1310 from SergeyDegtyar/master

Add new tests for ice40 architecture

Merge pull request #1321 from YosysHQ/eddie/xilinx_srl

xilinx_srl pass for shift register extraction

Format `-pwires`

Merge branch 'xc7dsp' of github.com:YosysHQ/yosys into xc7dsp

Merge remote-tracking branch 'origin/master' into eddie/xilinx_srl

macc test fix

Merge branch 'master' into xc7dsp

Merge pull request #1343 from whitequark/diamond-ffs

Add/update every Diamond FF primitive

ecp5: Add simulation equivalence check for Diamond FF implementations

Signed-off-by: David Shah <dave@ds0.me>

Fix macc test

div_mod test fix

fix div_mod test

ecp5: deduplicate Diamond FD/IFS/OFS/IO primitives.

ecp5: allow (and enable by default) GSR on FD/IFS/OFS primitives.

ecp5: add missing FD primitives.

ecp5: fix CEMUX on IFS/OFS primitives.

Fix test for counter

Merge branch 'master' into master

Add new tests.

Remove unnecessary common.v(assertions for testbenches).

Remove simulation from run-test.sh (unnecessary paths)

Remove simulation from run-test.sh

Merge pull request #1337 from YosysHQ/eddie/fix_carry_wrapper

Fix $__ICE40_CARRY_WRAPPER, restore abc9 functionality

Nicer formatting

parse_xaiger() to do "clean -purge"

Output has priority over input when stitching in abc9

Group abc_* attribute doc with other attributes

abc9 to not call "clean" at end of run (often called outside)

Merge pull request #2 from YosysHQ/master

Pull from upstream

Merge pull request #3 from YosysHQ/Sergey/tests_ice40

Merge my changes to tests_ice40 branch

Fix typo that's gone unnoticed for 5 months!?!

Add constant expression attribute to test

Remove newline

Restore non-deferred code, deferred case to ignore non constant attr

Rename boxes too

Bump YOSYS_VER

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add comments for examples from Lattice user guide

-auto-top should check $abstract (deferred) modules with (* top *)

read_verilog -defer should still populate module attributes

Add failing test

Add run-test.sh too

Do not overwrite LUT param

Add SB_CARRY to ice40_opt test

Add ice40_opt test

Cleanup

Trailing comma

Adapt to $__ICE40_CARRY_WRAPPER

Revert "Remove $__ICE40_FULL_ADDER handling from ice40_opt; cannot reason with"

This reverts commit 2aedee1f0e0f6a6214241f51f5c12d4b67c3ef6f.

Remove $__ICE40_FULL_ADDER handling from ice40_opt; cannot reason with

CARRY_WRAPPER in the same way since I0 and I3 could be used

Update box size and timings

Update to new $__ICE40_CARRY_WRAPPER

Account for D port being a constant

Comment out *.sh used for testbenches as we have no more

Merge pull request #1334 from YosysHQ/clifford/async2synclatch

Add $dlatch support to async2sync