sdramphy: add init sequence for DDR3

Better UART baudrate generator, and testbench

This enables high speed (tested to 4Mbps) operation.

mor1kx: sync

style

crt-or1k: trim useless exception vectors

Merge branch 'master' of github.com:m-labs/misoc

Upgrade mor1kx. This fixes the UART bug that was due to IRQ 0 and 1 being non-maskable.

cpuif: remove limitations on csr data_width

make.py: add platform-option

libbase: remove crt during make clean

targets/simple: pass kwargs

crt0: remove macadress for or1k as well

bios/crt0.S: remove unused macaddr, add syscall handler stub

spiflash: redundant slice

programmer: make xc3sprog verbose

crt: add umoddi3

bios: remove references to 'DDR' SDRAM, as we also support SDR SDRAM

Use SDRAM on the Papilio Pro

Based on code by Robert Jordens

make.py: init bios memory in build-bitstream action otherwise it is not possible to run clean or build-csr-csv or build-headers without build-bios

gensdrphy: fix dm generation

gensdrphy: fix memtype and change phase shift in comments.

sdramphy: remove fixed parameters

bios: fill delay slot in boot_helper

targets/mlabs_video: pass with_memtest as kwargs

software: factorize exception_handler

bios: fix boot for or1k

Initial mor1kx (OpenRISC) support
Based on milkymist-ng-mor1kx by Stefan Kristiansson

fix minimac bases addresses

gensdrphy: clean up and implement data mask

make.py: add missing --csr_csv argument

gensdrphy: use 'dm' not 'dqm' (follow s6ddrphy and majority of platforms)

Refactor CRC tools

tools: replace mkmscimg with mkmscimg.py (mkmscimg.c was platform dependent)

define platform.soc_ext_path when --external argument is used (to use it to include verilog files in the external target)

simple: create PowerOnRst and use it (remove vendor-dependent code)

sdramphy: move and clean up s6ddrphy, add generic SDRAM PHY

programmer: add USBBlaster and use platform.bitstream_ext in make

make: add clean action

simplesoc: free LED

README: rewrap

update README

software/libcompiler-rt: adapt to new upstream directory organization

targets/simple: add dummy SDRAM + flash boot address

Add Python flasher

Generate mem.h from SoC description

Simplify use of external targets/platforms/cores + add default platform in targets

make.py: support setting flash proxy directory

bios: update banner

new action syntax for make.py + support xc3sprog

targets/simple: use XIP from SPI flash

dvisampler: replace parity with sof

targets/mlabs_video: use outer video inputs

videostream: add downscaler core + test

videostream: add single chopper

videostream: add compacter and packer

Refresh testbenches and convert to new API

downscaler: add chopper module

gensoc: support for user-defined UART and add default values for SRAM and L2 sizes

gensoc: use add_verilog_include_path

make.py: update description

make: add decorator option

gitmodules: use https and m-labs

update submodule

gpio: add InOut

targets/mlabs_video: use new Cat syntax

make/_misoc_import: force external path search

make: support build options

videomixer: config system + store video resolution in flash

norflash16: fix LSB

norflash: add support for writes

targets/simple: map SPI flash

spiflash: add read-only variable data width spi flash

Signed-off-by: Robert Jordens <jordens@gmail.com>

targets/simple: add GPIO LED

set LM32 reset address

IntegratedBIOS: read only

move integrated BIOS code to gensoc

targets: add simple SoC

support for bitstream loading on Papilio Pro

do not attempt to build SDRAM PHY header when SDRAM is not present

gensoc: add Papilio Pro ID

software: do not attempt to build network/sdram drivers when cores are not present

software/bios: infer flash start from linker

allow BIOS data to be passed to design

rename create_sdram_modules and add register_rom

generate linker memory map, move all generated files into the same folder

add support for external platforms and targets

memtest: flush caches, display total error count, use ifdef instead of comment

make.py: support extra SoC options

make build system more generic

modularize SoC integration

use new lasmibus.Crossbar master API

update pointers

framebuffer: fix resynchronization after resolution change

videomixer: select 1024x768 by default

Revert "framebuffer: reset VTG"

This reverts commit 6cb18f5ce3c9c63250cfbe738b84ec7beb1a9412.

Conflicts:
misoclib/framebuffer/__init__.py
misoclib/framebuffer/format.py

dvisampler: transfer the last word in frames correctly

videomixer: stick to 20x PLL configuration as 10x causes traditional spartan6 weirdness

videomixer: reconfigure PLL on resolution change

videomixer: add PLL dump command

videomixer: add PLL control code