setup.py: add litex_jtag_uart and litex_crossover_uart to console_scripts.

Merge pull request #543 from antmicro/jboc/eeprom-sim

litex/build/sim: add module for simulating SPD EEPROM

targets/nexys4ddr: fix sdcard assert.

bios: add main bus and csr bus infos, use KiB/GiB.

litex/build/sim: add module for simulating SPD EEPROM

integration/soc/add_sdcard: always use 32-bit/512bytes memories (not sure this will change?) and allocate sdwrite/sdread regions dynamically.

integration/soc: add add_sdcard method with integration code from nexys4ddr.

Even if not cleaned up yet, having it there will avoid duplications in targets.

csr: Fix definition(s) of CSR_BASE in generated headers

CSR_BASE is currently defined twice. Once in mem.h as the base
of the CSR region in the SoC address space, and once in csr.h
as the base address for all CSRs.

This fixes two issues with those definitions:

 - The mem.h one is unconditional which prevents an external
redefinition (which is useful under some circumstances such as
when using an address decoder outside of LiteX with a standalone
core).

 - The csr.h one is actually the origin of the first CSR region
rather than the origin of the CSR region in the SoC space. They
are usually the same ... unless you don't have CSR bank 0 in
which case the csr.h one becomes different. This causes conflicts
with the mem.h definition and breaks projects using a standalone
cores.

The first one is fixed by adding the #ifndef/#endif around the
definition of the memory regions, the second one by passing the
csr_base to use to get_csr_header()

Signed-off-by: Benjamin Herrenschmidt <benh@kernel.crashing.org>

liblitedram/sdram: Add option to disable cdelay()

When running in sim, those delays can take a *long* time, which
isn't always necessary with the simulated litedram PHY.

This allows system.h to optionally set CONFIG_SIM_DISABLE_DELAYS
which  causes cdelay to do nothing.

This is especially useful when using a verilated litedram inside
a bigger/slower simulated design as to not spend a huge amount
of time going through the initializations.

Signed-off-by: Benjamin Herrenschmidt <benh@kernel.crashing.org>

cpu/serv: add variants.

soc/integration/export: add optional csr_base parameter.

build/sim/verilator: add regular_comb parameter (that defaults to False) and pass it to get_verilog.

Merge pull request #542 from gsomlo/gls-sdcard-followup

software/bios: fixup sdclk command

Merge pull request #541 from antmicro/jboc/spd-read

Add support for I2C to read SPD EEPROM

CHANGES: document deprecated/moved modules.

soc/core/uart: move WishboneStreamingBridge in it and rename to Stream2Wishbone.

software/bios: fixup sdclk command

interconnect/wishbone: integrate Wishbone2CSR.

interconnect/csr_bus: add separators.

interconnect/wishbone: remove CSRBank (probably not used by anyone).

interconnect/wishbone: add separators and move SDRAM/Cache.

interconnect/wishbone: simplify DownConverter.

bios: move I2C from liblitedram to libbase

interconnect/wishbone: remove UpConverter (probably not used by anyone and would need to be rewritten).

We'll provide a better implementation if this is useful.

tools/litex_sim: switch to SoCCore/add_sdram instead of SoCSDRAM.

targets/nexys4ddr: update add_sdcard method.

Tested with:
sdinit
sdtestwrite 0x10 foobar
sdtestread 0x10

bios/sdram: expose I2C functions

CHANGES: add JTAG UART.

tools/litex_jtag_uart: add openocd config and telnet port parameters.

cpus: remove common cpu variants/extensions definition and simplify variant check.

Having common cpu variants/extensions has no real additional value since we are supporting
very various CPUs where minimal/standard/full have different meanings. Checking against
common variants/extensions has also cause more issues recently when adding new CPUs than
the additional value it was supported to provide.

So let's just simplify things: a CPU provide the supported variants and we just check
against that.

cpu/microwatt: add standard+ghdl variant that uses GHDL Yosys plugin.

tools/litex_client/RemoteClient: add base_address parameter.

Useful when address translation is done in the SoC.

cores/uart/RS232PHYTX: fix startbit duration by pre-loading phase_accumulator_tx to tuning_word.

Merge pull request #539 from dayjaby/pr-fix_uart_startbit

Fix UART startbit: 1 cycle later

tools: add litex_jtag_uart to create a virtual uart for the jtag uart.

tools: rename litex_crossover poc to litex_crossover_uart, remove from setup for now.

fix uart startbit: 1 cycle later

tools: add litex_crossover to be able to use lxterm (and serialboot) over a crossover UART (bridged over UART/Ethernet/PCIe/USB, etc...).

This is still a proof of concept but can be used/tested with:
lxsim --with-etherbone --uart-name=crossover --csr-csv=csr.csv
lxserver --udp --udp-ip=192.168.1.51
lxcrossover (will indicate the virtual_tty)
lxterm virtual_tty

litex_sim: override uart_name to sim only for serial.

Using uart_name=crossover is useful to simulate crossover mode.

CHANGES: update.

integration/soc: remove TODO in header.

cpu/cv32e40p: fix copyright year.

cpu/cv32e40p: add copyright and improve indentation.

litex_setup/pythondata-cpu-cv32e40p: clone in recursive mode.

Merge pull request #535 from antmicro/arty-cv32e40p

Add support for the CV32E40P RISC-V CPU

Merge pull request #538 from antmicro/fix_libbase

libbase: Include missing uart header

libbase: Include missing uart header

This fixes compilation on mor1kx.

test/test_targets: update build_test.

litex_sim: load SPD data from files in hexdump format as printed in BIOS

bios/sdram: add BIOS command for reading SPD

bios/sdram: add firmware for reading SPD EEPROM

platforms/targets: keep in sync with litex-boards.

- LedChaser.
- use of soc.build_name in load/flash bitstream.

build/sim: rename dut to sim (for consistency with other builds).

integration/soc: set build_name to platform.name when not specified.

software/liblitespi: fix #endif location.

Merge pull request #516 from antmicro/i2s_support_arty

Add I2S support to Arty

Merge pull request #534 from fjullien/fix_litex_sim_warn

litex/sim: fix compiler warnings

litex/sim: fix compiler warnings

Extend I2S capabilities

This commit:
* adds the support for I2S standard mode,
* extends I2S left justified mode,
* allows to configure sample size for tx/rx in 1-32 bits range,
* implements I2S master mode,
* allows to concatenate channels or used the padded mode.

This required to rework the FSM.

cores/cpu: add cv32e40p

software/bios/isr: add support for cv32e40p

litex_setup: add pythondata for cv32e40p

Merge pull request #533 from antmicro/fix-dummy-bits-function-name

software/liblitespi/spiflash: fix dummy bits setup function name

software/liblitespi/spiflash: fix dummy bits setup function name

litex_setup: move requests import to avoid having to install it on travis.

.travis: install  requests package before running litex_setup.py.

targets/netv2: remove LiteSPI integration (not mature enough to be directly integrated on targets).

The LiteSPI integration can be prototype in the LiteSPI example designs. Once mature and
fully tested, we could integrate it to the targets.

software/liblitespi/spiflash: review/simplify/update and test on arty.

build/xilinx: simplify LITEX_ENV_ISE/VIVADO handling.

software/bios: cleanup includes and specify the lib in the include.

This ease understanding from which lib the file is included and also allow
having simple filenames in the libs.

software: create liblitespi and mode litespi code to it (with some parts commented out for now).

soc/software/bios: add autoconfiguration functionality for LiteSPI core

litex_setup: add automatic update of litex_setup (because it also changes) and be sure we are on master branch before update.

Merge pull request #531 from gsomlo/gls-bios-linker

software/bios: fix link order to avoid undefined symbol errors

software/bios: fix link order to avoid undefined symbol errors

Signed-off-by: Gabriel Somlo <gsomlo@gmail.com>

build/xilinx: source settings64.sh automatically just before build if LITEX_ENV_ISE/LITEX_ENV_VIVADO environment variables are set.

integration/soc_core: avoid cpu_variant check if custom cpu_cls is passed.

litex_setup: add litehyperbus and remove hyperbus core/test.

integration/builder: simplify default output_dir to "build/platform".

All SoC are now based on the same base class and naming was too complicated.

litex_setup: add sha1 support on git clone/pull and fix microwatt to a specific sha1.

The pythondata are generated automatically from external sources, some of them are
stable, some others still under development, so allow specifying a specific sha1
commit for sources that are moving and breaking LiteX support.

Merge pull request #530 from enjoy-digital/bios-libs

BIOS: move cores' specific code to libs and cleanup.

software/libbase: remove linker-sdram (unused).

software/bios: mode spisdcard code to liblitesdcard.

software/bios: rename commands to cmds and update with libs' names.

software/bios: move hw flags definitions to respective libs, remove hw/flags.h.

software: create liblitescard and move sdcard init/test code to it.

software: create liblitedram and move sdram init/test code to it.

bios/software: rename cmd_dram/cmd_sdcard/cmd_spi_flash to cmd_litedram/cmd_litesdcard/cmd_spiflash.

software/bios/commands: rename cmd_mdio to cmd_liteeth.

software/bios: move mdio to libliteeth.

software/bios: rename libnet to libliteeth and move all ethernet files to it.

software/bios: rename cmd_mem_access to cmd_mem.

cpu/microwatt/add_sources: add use_ghdl_yosys_synth parameter to convert microwatt to verilog using GHDL-Yosys-plugin and use converted verilog for build.

cpu/microwatt: update microwatt_wraper.vhdl

uptime: rework and integrate it in Timer to ease software support.

bios: add uptime command and rewrite cmd_bios comments.

soc: improve uptime comments.

Merge pull request #526 from rprinz08/master

Make booting from SD-Card to behave same as from SPI flash

soc/SoCController: add uptime since start (disabled by default) and allow features to be enabled/disabled.

Make booting from SD-Card to behave same as from SPI flash