merged clifford changes + removed regex

Use techmap -share_map in btor scripts

Moved btor scripts to backends/btor/

Restored Makefile

Restored IdString::check()

Merge branch 'btor' of https://github.com/ahmedirfan1983/yosys into btor

Fixed handling of unsized constants in verilog frontend

minor change in script

Merge branch 'master' of https://github.com/cliffordwolf/yosys into btor

Fixed algorithmic complexity of AST simplification of long expressions

slice bug corrected

assert feature

Merge branch 'master' of https://github.com/cliffordwolf/yosys into btor

Added hilomap command

Added sat -tempinduc and sat -prove-asserts

Added $assert support to satgen

Added $assert cell

Added Verilog parser support for asserts

script added

Merge branch 'master' of https://github.com/ahmedirfan1983/yosys into btor

Fixed $lut simlib model for a wider range of tools

Fixed parsing of verilog macros at end of line

More changes to simlib to make it friendlier to a wider range of tools

Fixed a type in $mem model in simlib.v

Merge branch 'master' of https://github.com/ahmedirfan1983/yosys

Merge branch 'master' of https://github.com/cliffordwolf/yosys

pmux2mux

Removed cases of trailing comma in stdcells.v

Added $bu0 cell to simlib.v

Improved setundef random number generator

Added setundef command

Some improvements in log_dump_val_worker() templates

Added techlibs/common/pmux2mux.v

verilog default options pull
shift operator width issues

Merge branch 'master' of https://github.com/ahmedirfan1983/yosys into btor

Merge pull request #4 from cliffordwolf/master

verilog defaults

Added verilog_defaults command

Added support for $adff with undef data inputs to opt_rmdff

Added select -assert-none and -assert-any

Merge branch 'master' of https://github.com/ahmedirfan1983/yosys into btor

Merge pull request #3 from cliffordwolf/master

memory_unpack

Added automatic memid generation to memory_unpack command

Added memory_unpack command

slice error corrected

width issues
dff cell for more than one registers

Merge branch 'master' of https://github.com/ahmedirfan1983/yosys into btor

Merge pull request #2 from cliffordwolf/master

hierarchy

Merge pull request #20 from mschmoelzer/master

Include unistd.h in passes/hierarchy/hierarchy.cc (required for access(3))

Include unistd.h in passes/hierarchy/hierarchy.cc (required for access(3))

This fixes compilation errors on Arch Linux.

Signed-off-by: Martin Schmölzer <martin.schmoelzer@student.tuwien.ac.at>

Added hierarchy -libdir option

renamed LibertyParer to LibertyParser

Added "+" to list of liberty token characters

BTOR backend

Merge branch 'master' of https://github.com/ahmedirfan1983/yosys into btor

Merge pull request #1 from cliffordwolf/master

Added "opt_const -mux_undef"

Added "opt_const -mux_undef"

Fixed typo in frontends/ast/simplify.cc

Improved performance of freduce input cone reduction

Improved freduce performance on const signals

Performance improvements in freduce pass

More freduce cleanups

Added updating of RTLIL::autoidx to ilang frontend

Cleanups in freduce command

Fixed SAT and ConstEval undef handling for $pmux and $safe_pmux

Tiny cleanup in proc_mux.cc

splitnet -driver feature

Merge branch 'master' of https://github.com/cliffordwolf/yosys into btor

Added "splitnets -driver"

Use selection in freduce command

Another small freduce cleanup/bugfix

Added "connect" command

Merge branch 'master' of https://github.com/cliffordwolf/yosys into btor

makefile

btor

More freduce cleanups and bugfixes

Added RTLIL::SigSpec::optimized() API

Added correct handling of $memwr priority

Fixed more complex undef cases in freduce

Now */ is optional in */<mode>:<arg> selections

Added "rename -hide" command

Added SAT undef model for $pmux and $safe_pmux

More "freduce" related fixes and improvements

Added support for module->connections to select %ci, %co and %x handling

Some cleanups in freduce -inv mode (and switched from -noinv to -inv)

Added autotest.sh -p option

Major rewrite of "freduce" command

Updated CHANGELOG

Fixed use of limited length buffer in ABC blif parser

Use "abc -dff" in "make test"

Added abc -dff and -clk support

Various small cleanups in stdcells.v techmap code

Added additional checks for A_SIGNED == B_SIGNED for cells with that constraint

Updated ABC to hg rev 57517e81666b

Now using BLIF as ABC input format

Fixed commented out techmap call in tests/tools/autotest.sh

Always use BLIF as ABC output format

Fixed a stupid access after delete bug

Fixed undef extend for bitwise binary ops (bugs in simplemap and satgen)

Updated manual/command-reference-manual.tex

Added new cell types to manual

Added $bu0 cell (for easy correct $eq/$ne mapping)