- frontends/vhdl2verilog/vhdl2verilog.cc, passes/abc/abc.cc: #include <climits> for PATH_MAX.

 - Makefile, techlibs/common/Makefile.inc: call GNU sed instead of BSD sed on OSX (for extended regular expressions).

 - libs/ezsat/ezminisat.cc: use POSIX.2001 sigaction() instead on non-portable signal().

 - Makefile, kernel/posix_compatibility.h/.cc: provide POSIX.2008 fake implementation of open_memstream()/fmemopen() for pre-POSIX.2008 systems.
 - Makefile: OSX build rules (Apple's gcc and clang have no -rdynamic option and no librt).
 - Makefile: Generate debugger symbols and don't optimize for size in debug target (otherwise the debugger pretty hard to use).
 - Makefile: Reorder target concatenation in order to avoid use-before-built problems for source-include and linker dependencies.
 - Makefile: On OSX/macports, qmake-qt4 is named 'qmake' (the default Qt4 installation name, unless the distribution changes it).
 - Makefile: For OSX/Macports, we need to pass -I/opt/local/include and -L/opt/local/lib to give GNU libraries precedence over Apple's.
 - Makefile: Build a local minisat copy just like abc (to avoid dependency on broken/unmaintained distribution header files).
 - .gitignore: Ignore minisat directory.

 - README: fix typo in sed-command for minisat-include fix.

 - frontends/vhdl2verilog/vhdl2verilog.cc: #include <cerrno> for errno; use POSIX getcwd() for portability.

 - kernel/register.cc: need to #include <cerrno> or errno.h for errno.

 - kernel/driver.cc: need to #include <cerrno> or errno.h for errno.

 - kernel/log.h: add rusage()-based fallback for systems without clock_gettime().

 - libs/ezsat/ezsat.cc: need to #include <cmath> or math.h for math functions.

 - passes/abc/abc.cc: #include <cerrno> for errno; use POSIX getcwd() for portability (get_current_dir_name() does not exist on BSD).

 - passes/techmap/dfflibmap.cc, passes/fsm/fsm_recode.cc, passes/cmds/select.cc: #include <cerrno> for errno, use c++-style includes.

Fixed a typo in RTLIL::Module::addReduce...

Improved verific command (added support for some operators)

Improvements in verific command

Added RTLIL::Module::add... helper methods

Added "verific" command

Fixed dumping of timing() { .. } block in libparse

Verbose reading of liberty and constr files in ABC pass

Fixed bug in freduce command

Some minor code cleanups in freduce command

Bugfix in ilang frontend autoidx recovery

Use log_abort() and log_assert() in BTOR backend

Added freduce -dump

Added freduce -stop

Fixed gcc compiler warning

Fixed undef handling in opt_reduce

Fixes for improved techmap of shifts with large B inputs

Fixed use of frozen literals in SatGen

Strictly zero-extend unsigned A-inputs of shift operations in techmap

Added techmap -max_iter option

Improved techmap of shift with wide B inputs

Strictly zero-extend unsigned A-inputs of shift operations

Switched to EZMINISAT_SIMPSOLVER as default SAT solver

Include id2ast pointers when dumping AST

Fixed merging of compatible wire decls in AST frontend

Bugfix in recursive AST simplification

fixed freduce for Minisat::SimpSolver: use frozen_literal()

ezSAT: Added frozen_literal() API

ezSAT: Fixed handling of eliminated Literals, added auto-freeze for expressions

Added ezSAT::eliminated API to help the SAT solver remember eliminated variables

ezSAT bugfix: don't call virtual methods in base class constructor

Removed ezSAT::assumed() API

Removed ezSAT built-in brute-froce solver

Fixed vhdl2verilog temp dir name

Fixed vhdl2verilog help message

Fixed const folding of $bu0 cells

Fixed bit-extending in $mux argument (use $bu0 instead of $pos)

Added support for $bu0 to SatGen

Don't blow up constants unneccessarily in Verilog frontend

Added support for Minisat::SimpSolver + ezSAT frezze() API

Fixed small memory leak in Pass::call()

Fixed bug in generation of undefs for $memwr MUXes

Fixed bug (typo) in passes/opt/opt_const.cc

Added $lut support to blif backend (by user eddiehung from reddit)

Added ezMiniSat EZMINISAT_INCREMENTAL compile-time option

Made MiniSat solver backend configurable in ezminisat.h

Added workaround for vhdl-style edge triggers from vhdl2verilog to proc_arst

Added vhdl2verilog

Progress in presentation

Better handling of nameDef and nameRef in edif backend

Fixed instantiating multi-bit ports in edif backend

Use private namespace in mem_simple_4x1_map

Added tests/techmap/mem_simple_4x1

Renamed "write_blif -subckt" to "write_blif -icells" and added -gates and -param

Progress in presentation

Progress in presentation

Added _TECHMAP_REPLACE_ feature to techmap

Added "extract -ignore_parameters" and "extract -ignore_param ..."

Added "extract -map %<design_name>"

Added "design -push" and "design -pop"

Progress in presentation

Added connwrappers command

Cleanups in handling of read_verilog -defer and -icells

Progress in presentation

Added vcd2txt.pl and txt2tikztiming.py (tests/tools/...)

Merge branch 'master' of github.com:cliffordwolf/yosys

Progress in presentation

Added techmap support for _TECHMAP_CONNMAP_*_

Added "sat -dump_cnf"

Coding style corrections in SatHelper::dump_model_to_vcd()

Improved non-verbose ezSAT::printDIMACS() format

Added "sat -initsteps"

Added Verilog support for "`default_nettype none"

Renamed "sat -dump_fail_to_vcd" to "sat -dump_vcd" and some minor cleanups

Added "-dump_fail_to_vcd" argument to SAT solver

Progress in presentation

Better preserve wires when flattening (in comparison to techmap)

Progress in presentation

Added some additional checks to techmap

Added CONSTMSK and CONSTVAL feature to techmap

Fixed handling of "keep" attribute on wires in opt_clean

Added a warning note about error reporting to read_verilog help message

Progress in presentation

Fixed use of selection in splitnets command

Added recursion support to techmap

Progress in presentation

Progress in presentation

Improved support for constant functions

Now we are in Yoys 0.2.0+ development