Merge remote-tracking branch 'origin/master' into xaig_dff

Revert "Add test that is expecting to fail"

This reverts commit c28d4b804720c2cf0086e921748219150e9631b5.

Revert "Be mindful that sigmap(wire) could have dupes when checking \init"

This reverts commit f46ac1df9f8847dac9d9851f2f948d93a1064ff1.

Merge pull request #1432 from YosysHQ/eddie/fix1427

Refactor peepopt_dffmux and be sensitive to \init when trimming

Merge pull request #1433 from YosysHQ/eddie/equiv_opt_async2sync

async2sync to be called by equiv_opt only when -async2sync given

Merge pull request #1437 from YosysHQ/eddie/abc_to_abc9

Rename abc_* names/attributes to more precisely be abc9_*

Merge pull request #1438 from YosysHQ/eddie/xilinx_dsp_comments

Add notes and comments for xilinx_dsp

Cleanup

Rename $currQ to $abc9_currQ

Use "abc9_period" attribute for delay target

Get rid of latch_* in write_xaiger

Update comments in abc9_map.v

Remove -D_ABC9

Remove "write_xaiger -zinit"

Add comment on default flop init

Get rid of output_port lookup

Merge pull request #1439 from YosysHQ/eddie/fix_ice40_wrapcarry

Missing 'accept' at end of ice40_wrapcarry, spotted by @cliffordwolf

Do not require changes to cells_sim.v; try and work out comb model

Missing 'accept' at end of ice40_wrapcarry, spotted by @cliffordwolf

Update README.md

Error if $currQ not found

Missed this

Add comment on why we have to match for clock-enable/reset muxes

Add note on pattern detector

Merge pull request #1436 from YosysHQ/mmicko/msvc_fix

Fixes for MSVC build

Add comment on why partial multipliers are 18x18

Add comments for xilinx_dsp_cascade

Improve comments for xilinx_dsp_CREG

Fix comment

Restore optimisation for sigM.empty()

Retry on fixing TODOs

Revert "Fix TODOs"

This reverts commit 8674a6c68d563908014d16671567459499c6dc99.

More comments, cleanup

Fix TODOs

Consistency

Add comments for xilinx_dsp

Fix typo in check_label()

abc -> abc9

Merge branch 'master' into eddie/abc_to_abc9

Fix from merge

Merge remote-tracking branch 'origin/master' into xaig_dff

Add temporary `abc9 -nomfs` and use for `synth_xilinx -abc9`

Use read_args for read_verilog

Remove DSP48E1 from *_cells_xtra.v

Fix merge issues

Merge remote-tracking branch 'origin/eddie/abc_to_abc9' into xaig_dff

Fix xilinx_dsp for unsigned extensions

Fix for SigSpec() == SigSpec(State::Sx, 0) to be true again

Add Const::{begin,end,empty}()

Rename abc_* names/attributes to more precisely be abc9_*

Panic over. Model was elsewhere. Re-arrange for consistency

Oops

Ohmilord this wasn't added all this time!?!

Add -async2sync to help text as per @daveshah1

Fixes for MSVC build

Use `sat -tempinduct` and comments for why equiv_opt not sufficient

Merge remote-tracking branch 'origin/master' into xaig_dff

Restore part of doc

Disable equiv check for ice40 latches

Add new -async2sync option

Use equiv_opt -async2sync for xilinx

English

Revert "equiv_opt to call async2sync when not -multiclock like SymbiYosys"

This reverts commit a39505e329cc05dbd4ad624a1cf0f6caf664fd9a.

Revert "Update doc for equiv_opt"

This reverts commit a274b7cc86d4f64541d3d2903b4eeed4616ab1d8.

Change smtbmc "Warmup failed" status to "PREUNSAT"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Update ABC to git rev 623b5e8

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Bump version

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1419 from YosysHQ/eddie/lazy_derive

module->derive() to be lazy and not touch ast if already derived

Merge pull request #1422 from YosysHQ/eddie/aigmap_select

Add -select option to aigmap

Merge pull request #1429 from YosysHQ/clifford/checkmapped

Add "check -mapped"

Add "check -allow-tbuf"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #1425 from YosysHQ/dave/ecp5_pdp16

ecp5: Add support for mapping 36-bit wide PDP BRAMs

Fix broken CI, check reset even for constants, trim rstmux

Merge pull request #1423 from YosysHQ/eddie/techmap_replace_wire

RFC: techmap to recognise wires named "_TECHMAP_REPLACE_.<suffix>"

Fix test

Merge branch 'eddie/fix_sat_init' into eddie/fix1427

Update test

Refactor peepopt_dffmux and be sensitive to \init when trimming

Add test

log_dump() to support State enum

Be mindful that sigmap(wire) could have dupes when checking \init

Add test that is expecting to fail

Also rename cells with _TECHMAP_REPLACE_. prefix, as per @cliffordwolf

Extend test with renaming cells with prefix too

Merge pull request #1428 from YosysHQ/clifford/fixbtor

Fix btor back-end to use "state" instead of "input" for undef init bits

Add "check -mapped"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix btor back-end to use "state" instead of "input" for undef init bits

Signed-off-by: Clifford Wolf <clifford@clifford.at>

More fixes

Escape Verilog identifiers for legality outside of Yosys

Merge pull request #1426 from YosysHQ/mmicko/fix_environ

Define environ, fixes #1424

Define environ, fixes #1424

ecp5: Fix shuffle_enable port

Signed-off-by: David Shah <dave@ds0.me>

ecp5: Add support for mapping 36-bit wide PDP BRAMs

Signed-off-by: David Shah <dave@ds0.me>

Add test

techmap wires named _TECHMAP_REPLACE_.<identifier> to create alias

No need to punch ports at all

Resolve FIXME on calling proc just once

Cleanup $currQ from aigerparse

Remove need for $currQ port connection

Add explanation to abc_map.v