Remove unused functions/comments cluttering up the code.

make handling of interstage buffers (i.e. StageQueues) more consistent: (1)number from 0-n, not 1-n+1, (2) always check nextStageValid before a stageNum+1 and prevStageValid for a stageNum-1 reference (3) add skidSize() to get StageQueue size for all threads

 InOrder didnt have all it's params set to a default value, which is now required for M5 objects; Also, a # of values need to be reset to 0 (or the appropriate value) before we assume they are OK for use.

Give TimeBuffer an ID that can be set. Necessary because InOrder uses generic stages so w/o an ID there is no way to differentiate buffers when debugging

use numCycles instead of simTicks to determine CPI stat in InOrder

O3: Make numThreads error message more helpful.

Fix Num_Syscall_Descs check bug in non-x86 ISAs.
(See cset d35d2b28df38 for x86 fix.)

quell gcc 4.3 warning

X86: Install the exit system call.

X86: Install the 32 bit write system call.

X86: Implement shrd.

X86: Add a structure to allow mapping between the host and guest fstat formats.

X86: Don't treat the REX prefixes as prefixes in 32 bit modes. These are inc/dec instructions.

X86: Set address size to 64 bits when generating addresses internally.

X86: Add a vsyscall page for 32 bit processes to use.

X86: Implement sysenter as a system call interface.

X86: Add a 32 bit mmap2 system call.

X86: Install a 32 bit fstat64 system call.

X86: Take address size into account when computing an effective address.

X86: Make instructions that use intseg preserve all 8 bytes of their addresses.

X86: Fix a decoder bug and add in some missing instructions.

X86: Respect segment override prefixes even when there's no ModRM byte.

X86: Fix segment limit checks.

X86: Implement the 32 bit set_thread_area system call.

X86: Set an initial value for the LDT selector.

X86: Set up a space for a GDT in SE so we can set up TLS or LDT segments.

X86: Compute shift instruction flags correctly.

X86: Install some 32 bit system calls.

X86: Handle 32 bit system call arguments.

Processes: Make getting and setting system call arguments part of a process object.

X86: Implement the int system call interface in the decoder.

X86: Distinguish the width of values on the stack between 32 and 64 bit processes.

X86: Add a class to support 32 bit x86 linux process.

CPA: Add annotations to IGbE and CopyEngine device models.

CPA: Add code to automatically record function symbols as CPU executes.

CPA: Add new object for gathering critical path annotations.

CPA: Add m5ops for critical path annotation work.

Trace: fix the --trace-start option

Devices: Make the RTC device reflect the use of BCD in its status registers.

X86: Implement IST stack switching.

CPU: Only look up the nearest symbol in the kernel if you're actually in kernel code.

ISA: Get rid of the get*RegName functions.

SPARC: Get rid of the state keeping track of register frames.

ISA: Set up common trace flags for tracing registers.

ISA: Get rid of FlattenIntIndex function.

SPARC: Get rid of flattenIndex in the int register file.

ISA: Use the "Stack" traceflag for DPRINTFs about the initial stack frame.

SPARC: Get rid of the setGlobals function.

SPARC: Get rid of the setCWP function.

SPARC: Add a traceflag for register windows.

X86: Implement the lldt instruction.

X86: Add segmentation checks for ldt related descriptors and selectors.

X86: Make the TSS type check actually return a fault if it fails.

X86: Make rdcr use merge and the mov to control register instructions use the right operand size.

X86: Implement CLTS.

X86: Make the segment register reading microops use merge.

X86: Implement the mov to debug register intructions.

X86: Rename oszForPseudoDesc maxOsz to reflect its more general use.

X86: Add code to interpret debug register values.

X86: Fix a few bugs with the segment register instructions in real mode.
Fix a few instances where the register form of zext was used where zexti was
intended. Also get rid of the 64 bit only rip relative addressed version since
64 bit and real mode are mutually exclusive.

X86: Do a merge for the zero extension microop.

X86: Add microops for reading/writing debug registers.

X86: Add classes that break out the bits of the DR6 and DR7 registers.

X86: Check src1 for illegal values since that's the index we actually use.

X86: Implement the fence instructions. These are not microcoded.

CPU: Add a flag to identify a read barrier to the static inst class.

X86: Update stats now that prefetch is implemented.

X86: Implement a basic prefetch instruction.

X86: Use the right portion of a register for stores.

X86: Add IRQ4 to the Intel MP tables.

X86: Actually check page protections.

X86: Update CS later so stack accesses have the right permission checks.

CPU: Update stats now that there's no fetch in the middle of macroops.

CPU: Don't fetch when executing a macroop.
If the CPL changes mid macroop, the end of the instruction might not be
priveleged enough to execute the beginning.

X86: Use atCPL0 for accesses that are part of CPU machinery.

X86: Add a flag to force memory accesses to happen at CPL 0.

X86: Move where CS is set so CPL checks work out.

X86: Implement inUserMode for x86.

X86: Add a trace flag for tracing faults.

X86: Implement the sysret instruction in long mode.

X86: Implement the longmode versions of the syscall instruction.

X86: Make the microcode assembler recognize r8-r15.

X86: Add a wrattr microop.

X86: Add a trace flag for the page table walker.

X86: Make exceptions handle stack switching.

X86: Implement the LTR instruction.

X86: Fix segment limit checking.

X86: Add a check to chks to verify a task state segment descriptor.

X86: Add a check to chks which raises #GP(selector) if selector is NULL or not in the GDT.

X86: Add makeAtomicResponse to the read/write functions of x86 devices.

X86: Fix the timing mode of the page table walker.

X86: Update stats for in place TLB miss handling.

X86: Make the X86 TLB take advantage of delayed translations, and get rid of the fake TLB miss faults.

CPU: Implement translateTiming which defers to translateAtomic, and convert the timing simple CPU to use it.

SPARC: Adjust a few instructions to not write registers in initiateAcc.

X86: Make the stupd microop not update registers in initiateAcc.

ISA: Replace the translate functions in the TLBs with translateAtomic.

CPU: Get rid of translate... functions from various interface classes.

stats: reorganize how parameters are stored and accessed.

stats: move the limits stuff into the types.hh file