caller.py: implement a pile of syscalls

this implements read, mmap, mmap2, brk, openat, uname, and newuname.

it also stubs out munmap, mprotect, and pkey_mprotect so programs
don't crash cpython.

load_elf: set mem.heap_range so brk works

Mem: speed up log_fancy by using make_sim_state_dict()

ppc_flags: include more headers for uname, openat, etc.

syscalls/__init__: log which syscall is made

this is very handy when looking at logs, since you no longer have to
manually translate syscall numbers to syscall names.

MemMMap/SimState: speed up SimState.get_mem() for large memories

make MemMMap use struct.Struct.unpack_from to read a whole page at
once, rather than doing a sequence of loads. This makes an ELF
binary statically-linked to glibc able to run many instructions per
second rather than one every tens of seconds or so.

MemMMap: log mmap calls

mem.py: make MMapEmuBlock use hex for repr

Mem: don't log loads when dumping, you'll see the memory dump anyway

this avoids a giant list of memory-load log messages immediately
followed by a much nicer memory dump, just show the memory dump
without logging every single load needed to create the memory dump.

This also makes memory-dumping faster for large memories.

MemMMap: finish implementing brk_syscall

caller.py: use yield from on is_ffirst_mode since it's a generator

caller.py: fix undefined ffirst, hope I guessed the correct value

caller.py: XLEN must be accessed as self.XLEN

reenable tests

bug #672: fix sv.minmax dd-ffirst-single unit test

bug #672: invert testing in sv.minmax and add Rc=1

bug #676: add sv.minmax dd-ffirst-single test

added a log func on the expected results for scalar ddffirst

added a log func on the expected results for scalar ddffirst

add repr function to CR field

correction to idx

correction to ra

correction to VL

added the expected results for scalar ddffirst

starting on the unit test for scalar ddffirst

bug #1183: add test function sv_cmpi

based on https://bugs.libre-soc.org/show_bug.cgi?id=1183#c3

bug #1183: attempt first ddffirst mapreduce mode

correction syntax error

bug 672: remove redundant/incorrect comment in pospopcount

bug 672: pospopcount, cleanup, no functional change

bug 672: pospopcount, correct NGI Grant

bug #672: more code-comments

comments

bug #672: shorten pospopcount further

by setting VL=MVL=8 the sv.popcntd/sw=8 will wipe out the unused destinations
to zeros, so no need to clear them manually. loses one additional instruction

bug #672: pospopcount working with large arrays

pospopcount is supposed to be able to handle long arrays of data,
but it turns out that sv.lbzu/pi/dw=8 was calculating an EA in 8-bit,
meaning that it wrapped around to a zero memory address.
now this is resolved the code which has been made shorter actually works

bug #672: pospopcount using sv.lbzu/pi/dw=8 error

COMPLEX! this turns out to be a spec violation where RA (EA)
*must* be treated as 64-bit *NOT* have its width overridden
just because destination elwidth is set to 8-bit.
* source elwidth is supposed to apply to STORE
* dest elwidth is supposed to apply to LOAD
but those are MEMORY DATA not memory ADDRESSes they are
supposed to apply to.

TODO, most likely LDST_IDX needs fixing (RB may also need
an elwidth cancellation/override, have to check the spec)

bug #672: shorter pospopcount but not fully working

variant on pospopcount but when 241 array items instead of 240 are used
it produces the wrong answer. under investigation

ISACaller/parser: kludge: support (RA|0) when elwidth != 64

https://bugs.libre-soc.org/show_bug.cgi?id=1221

isatables: update generated csvs

bug #672: pospopcount finally got the right answer

forgot to add popcntd initially, lots of futzing around, still work to do
but it gives a correct answer now

bug #672: fixing pospopcount assembler

there is a lot going on here, this is pushing the boundaries of
what ISAcaller can do (or hasnt been asked to do... until now)
* gbbd (gather bits and bytes double) had to be added
* sw=8,dw=64 had to be fixed (XLEN is actually 64 there
  but source elements have to be ZERO-EXTENDED...)
* a bug in sv.addi/sw=8 was found
  https://bugs.libre-soc.org/show_bug.cgi?id=1221
* some changes to setvl have to be made/written (!)
* sv.bc in CTR-reduction mode needs to potentially be fixed
  or at least properly examined

fix elwidth overrides when sw=8
the way that XLEN works is it must be MAX(sw,dw) which is not what
was happening, it was fixed at sw (source width)

add gbbd (bmatflip) test case - just the one for now

whitespace

add gbbd to minor_22.csv, add OP_BMAT to power_enums.py

add first gather instruction pseudocode

project standard is to use c standard string specifiers NOT format
NOT php-style "f"

project standard is to use c standard string specifiers NOT format
NOT php-style "f"

project standard is to use c standard string specifiers NOT format
NOT php-style "f"

project standard is to use c standard string specifiers NOT format
NOT php-style "f"

bug 1228: dcbt* to match against nop, not dc* in ISACaller

bug 1231: all dc* instructions to be treated as nop

https://bugs.libre-soc.org/show_bug.cgi?id=1231#c1

elf/simple_cases: deepcopy is unnecessary, call dict.copy

bug 1169: elf-support correct syntax errors

bug 1169: elf support, minor coding style adjustment, clearer

openpower/test/elf/simple_cases: add some simple ELF test cases

add utilities for testing ELF files

SimRunner: support running an ELFFile

ISACaller: support loading an ELFFile

mem.py: add load_elf

mem.py: fix SIGBUS when accessing file mapped by mmap_syscall

this fixes SIGBUS errors caused by accessing beyond the end of a
file but still in the last page of the file, which is a valid thing to
do, except that we have to account for host pages having a different
size than emulated pages and map zeros to fill out the rest of the
emulated page.

caller.py: implement write syscall

caller.py: implement exit_group syscall

ISACaller: fix syscall emulation

there were two bugs fixed:
1. sc emulation was missing a `return`, so it tried to run sc
   again after running sc and rfid, giving the wrong CIA and
   MSR values.
2. the code to replace and restore the instruction with rfid
   had the wrong endian on the load, so it was corrupting the
   instruction for the next time it was used. I just deleted
   the save/replace/restore code since it isn't needed anymore.

I then changed the syscall tests to ensure both the
bugs above don't happen again.

setup: add pyelftools v0.30 as dependency

add g++-powerpc64le-linux-gnu to .gitlab-ci.yml

add mmap_syscall tests

implement MemMMap.mmap_syscall

add ppc_flags.py so we can get the ppc versions of all the flags we need

tells gcc to dump all #defines, and parses that.

replace print() with log()

replace print() with log()

replace print() with log()

pytest: try to improve scheduling

test_caller_svp64_powmod: rename to test_aaa_caller_svp64_powmod so pytest tries to run it earlier

speed up CI by disabling logging and VCD generation

test/runner: allow disabling VCD using SIM_NO_VCD=1 env var

powmod asm tests pass!

switch powmod to using new divmod implementation -- test not enabled yet

call log, not print

make parser work for pypy

pypy's ast classes' constructors seem to only work if all arguments or
no arguments are passed, not only some of them.

add comments telling people to keep the asm and python versions in sync

divmod: asm version of Knuth's algorithm D works!

add labels to DIVMOD REGEX log

put DIVMOD REGEX under new LogType: LogType.OutputMatching

WIP divmod: finished writing out asm knuth's algorithm d, still buggy

WIP getting asm version of knuth's algorithm d working

WIP divmod: implemented division by single word

support ignoring integer registers for ExpectedState

convert assigned values to SVSHAPE when writing to SVSHAPE[0-3] SPRs

this makes mtspr SVSHAPE0, reg properly maintain ISACaller invariants

add WIP Knuth's algorithm D assembly

divmod: assign registers to variables

adapt divmod algorithm for putting variables in registers

add more features for _DivModRegsRegexLogger

finish moving Knuth algorithm D into a class

merely indent function

[skip ci]

start adding DivModKnuthAlgorithmD class

format code

finish writing python_divmod_knuth_algorithm_d

fix generating invalid divmod tests

speed up divmod shift-sub tests by removing most test cases