add what might turn out to be only what is needed to support mapreduce
scalar mode

whoops, carry-over during rounding picks MSB not LSB

whoops copy sign over on zero

exponent bitwidth in DOUBLE2SINGLE needs to be 11 bits not 12

use new auto-generated DOUBLE2SINGLE from isafunctions pseudocode in FPMUL32

add detection of function parameters in parser
and stop assuming they are uninitialised variables (auto-assigned)
when slices are used

add better debug logs and asserts for SelectableInt slice

add support in pyparser for negative numbers

whoops fraction in fpfromint off-by-one

whoops, in1_isvec and dec_bi are optional

fmuls test showing rounding error against qemu

found FP single-conversion error, from the pseudocode, incorrectly
translated to python by hand.  really should replace it with actual
pseudocode

move mp3 test params slightly higher up so as not to clash with qemu BIOS

add commented-out debug prints

whoops sorting SPRs, stop that for now

get qemu FP regs correctly

FP basic qemu sim, testing fadds loads and stores

appears that the FP operation takes place at full 64-bit precision
then is truncated afterwards to 32-bit, then converted to fit into 64

whoops missing argument

move spot-check mem compare to a function
use for further debugging by checking a corrupted address

check both LD and ST in qemu compare

bizarre, GPR 3 is set by qemu to non-zero at startup.
clear all GPRs: set to zero

whoops start basic sim from 0x20000000

bit more memdump debugging on qemu sim

comment cleanup, record last LD/ST address in simulator
for checking with a snapshop on memory operations

whoops crank down the debug level

sorting out qemu co-simulation to read/write FP regs

add "normal" element-strided LD/ST decode/support to ISACaller

comments

add unit-strided LD/ST ISACaller SVP64 unit test

initialise SVP64 ld/st mode decoding in PowerDecoder2

comments

extract LDST mode from SVP64 RM

can't stand python 'format'

dump memory from qemu in pypowersim

add SVP64 RM LDST mode enum

Begin on SV for mp3_0

print out offset for load address in hex

probably got MSR.FP bit set... maybe

add quick stfd test to make sure MSR.FP is set

Correct mp3_1 dump size

Add 16kb stack space (total 20kb before it hits vecs at 0x3000)

Undo qemu address changes

increase RAM sizes for media memmap

moving stack and parameters higher up for media test

move stack pointer higher up to keep qemu happier in audio tests

move SPR set to qemu.py

debug print qemu and simulator LR

set SPRs inside qemu run_program

add disassembly dump and set_lr to qemu

hex dump debug

skip step, program pointing at correct location already

whoops yield in setup_one ISACaller

speed up bytes upload in qemu.py

set PC in pypowersim

pass output dump argument to shell script for audio tests

get full qemu list of registers, on each cycle, saves time

report log expected different qemu values rather than all of them

whoops inverted logic on qemu endian set

add setting of qemu GPRs/FPRs in pypowersim

slightly messy: qemu goes haywire at the last instruction.
reset bigendian to sane value

oops syntax error

add qemu gpr/fpr set/get

create a register cache for qemu machine interface, very slow

get qemu operational single-step mode, use in pypowersim

QoL tuning

Missed semicolon

Dedup them via scripts

Fill in first mp3_1 incantation

Fill in all mp3_0 runs, move the spr to a common file

Undo log in mem dump

Use log in decoder/*

Undo log in isa/caller reg dump

Use log in isa/mem

extracting memory for dump must be big-endian ordered

add loading of data and output dump of samples to mp3 pypowersim example

whoops two options "-l", rename one "-a" for "assembly listing"

allow comments in SPR / GPR / FPR files

Use log in pypowersim, add counter TODO in help

Switch to log in decoder/helpers

Switch to log in isa/caller

more notes on pypowersim

add dump-out option to pypowersim

add add setting of LR so that code jumps outside of executable range when done

quick add of pypowersim command to run the apply_window_float binary

Save initial mp3_0 regs

Save a local copy of the calling conventions

add TODO comment running simulator

add extra (dummy) mul operation, 0*0

sigh, initialise FPRs to zeros to engage FP decode

fmuls is fine

add nop support to ISACaller

Save initial mp3 C baseline asm

read all lines in advance, in case of in-place overwrite

add svp64 assembler "processor" commandline for replacing svp64
with prefix-plus-v3.0b asm

Give a trace name for each exception type

This helps to identify them in GTKWave for debugging.

Add new generated files to .gitignore

add demo --load option to pypowersim

test with default godbolt.org loop example, slightly modified
to run attn in order to halt

add GPRs to pypowersim demo