Added support for @<set-name> in expand select ops (%x, %ci, %co)

Removed 4096 bytes limit for size of command from script file

Added -color <color> <selection> option to show command

Fixed "select" for "%%" stmt with emty stack

Added "script" command

Now only use value from "initial" when no matching "always" block is found

Added AST_INITIAL (before verilog "initial" was mapped to AST_ALWAYS)

Added test cases from 2012 paper on comparison of foss verilog synthesis tools

Added k68 (m68k compatible cpu) test case from verilator

Improved opt_share for reduce cells

Improved opt_share for commutative standard cells

Added EXTRA_TARGETS Makefile variable

Improved Makefile: Added ENABLE_* switches

Implemented TCL support (only via -c option at the moment)

Improved subcircuit verbose output (added portmapper results)

Fixed svgviewer hacks for builtin files

Added proper TECHMAP_FAIL support and added support for the celltype attribute in the map file

Implemented proper handling of stub placeholder modules

Keep viewport transform stable on reload in yosys-svgviewer

Added check: only one module for "show" unless format is "ps"

Now using SVG and yosys-svgviewer per default in show command

Added yosys-svgviewer to build system and renamed filterlib to yosys-filterlib

Imported svgviewer from qt4.8

This is from commit 543486a41963f8d20d9771d2107cdd5a22894bdb in the
Qt git repository: git://gitorious.org/qt/qt.git

Create nice errors when calling RTLIL::Module::derive() of base class

Collect parameters in hierarchy -generate (and do nothing with them)

Tiny bugfix in simlib.v

Improvements and bugfixes for generate blocks with local signals

Fixed handling of unconditional generate blocks

Added nosync attribute and some async reset related fixes

Improved verbose output of subcircuit

Improved method for finding fsm_expand candidates

Added hierarchy -generate command for generating skeletton modules

Changed fsm_expand to merge multiplexers more aggressively

Renamed hansimem.v test case to mem_arst.v

Fixed handling of show -viewer

Fixed handling of internal signals in show command

Improved show -colors color assignments

Added show -strech and renamed -widthlabels to -width

Added -widthlabels options to chow command

Added -notypes option to intersynth backend

Reorganized TODOs

Added mem2reg option to verilog frontend

Fixed stdcells.v for $adff with undef reset value

Another fix in mem2reg ast simplify logic

Added -colors option to show command

Added hansimem testcase (memory with async reset)

Improved mem2reg handling in ast simplifier

Fixed gcc build (intersynth backend)

Tiny fixes to verilog parser

Various improvements in intersynth backend

Added intersynth backend

Added help -write-tex-command-reference-manual option

Added eclipse CDT project files to .gitignore

Added -S option for simple synthesis to gate logic

Avoid verilog-2k in verilog backend

Disabled the per-default dumping of ILANG code

Added -nomap option to memory pass

Merge branch 'hansiglaser-master'

added optimizations for single-bit $eq/$ne with constant input to opt_const

improved $mux optimization in opt_const

keep $mux and $_MUX_ optimizations separate in opt_const

added a TODO

added one more suggestion to optimize MUXes in pass "opt_const"

also optimize single-bit "$mux" cells in pass "opt_const", added suggestions
for more optimizations

fixed a crash when lines start with whitespace

added description of Makefile include files for build configuration

More TODOs in README

Merge branch 'hansi'

Removed date from auto-generated passes/techmap/stdcells.inc

Fixed abc eeror handling

add header to autogenerated file on its origin

fixed typos

Fixed strerrno vs. strerror types in ABC pass

Merge branch 'hansi'

Cleaned up ABC file/io error handling

Set execute bit on tests/openmsp430/run-synth.sh for real

added error checking at execution of ABC

Signed-off-by: Clifford Wolf <clifford@clifford.at>

corrected typos

Signed-off-by: Clifford Wolf <clifford@clifford.at>

set executable flags to run-synth.sh, added .gitignore

Signed-off-by: Clifford Wolf <clifford@clifford.at>

added ckeck for Icarus Verilog, otherwise the tests are silently stopped

Signed-off-by: Clifford Wolf <clifford@clifford.at>

corrected typos

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fixed gcc warnings and added error handling to shell escape

Added scc pass (find logic loops)

Added vi .*.swp files to .gitignore

Added [[CITE]] tags to abc and fsm_extract passes

Added additional functionality and cleanups in sigtools.h and celltypes.h

Changed prefix for selection operators from # to %

Added #ci and #co selection operators

Added more features to #x selection operator

Added "select -write" command

More support code for $sr cells

Added $sr cell type to celltypes.h

Fixed detection of public wires in opt_rmunused

Added shell escape to command language

Fixed and improved #x selection operator

Automatically select new objects in abc and techmap passes

Added ## selection operator (union all on stack)

Added select -count mode

Split extract -attr into extract -cell_attr and -wire_attr

Added support for attribute matching in extract pass