Fix misspelling in issue_template.md

It's been bugging me :-P

Fix IdString M in setup_stdcells()

Add inout ports to cells_xtra.v

Signed-off-by: Clifford Wolf <clifford@clifford.at>

xilinx: Adding missing inout IO port to IOBUF

Fix for issue 594.

Add read_verilog $changed support

Signed-off-by: Clifford Wolf <clifford@clifford.at>

ecp5: Don't map ROMs to DRAM

Signed-off-by: David Shah <davey1576@gmail.com>

Fix handling of $past 2nd argument in read_verilog

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Update to v2 YosysVS template

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add "read_verilog -noassert -noassume -assert-assumes"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Added support for ommited "parameter" in Verilog-2001 style parameter decl in SV mode

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Update CHANGELOG

Signed-off-by: Clifford Wolf <clifford@clifford.at>

added prefix to FDirection constants, fixing windows build

Update CHANGLELOG

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Update Changelog

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix Cygwin build and document needed packages

Fixed typo in "verilog_write" help message

Merge remote-tracking branch 'upstream/master'

Merge pull request #625 from aman-goel/master

Minor revision to -expose in setundef pass

Merge pull request #627 from acw1251/master

Fixed minor typo in "sim" help message

Fixed minor typo in "sim" help message

Minor revision to -expose in setundef pass

Adds default value option as -undef when -expose used. Not having set the value mode set can cause the setundef pass to abort.

Add iCE40 SB_SPRAM256KA simulation model

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add $lut support to Verilog back-end

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add "verific -L <int>" option

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add "make ystests"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add GCC to osx deps (#620)

* Add GCC to osx deps

* Force gcc-7 install

Merge pull request #4 from YosysHQ/master

merge with YosysHQ master

Merge pull request #619 from mmicko/master

Remove mercurial, since it is not needed anymore

Remove mercurial, since it is not needed anymore

Merge pull request #618 from ucb-bar/firrtl+modules+shiftfixes

Add support for modules.

Merge branch 'master' into firrtl+modules+shiftfixes

Remove unused functions.

Merge pull request #3 from YosysHQ/master

merge with YosysHQ

Add "make coverage"

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add ENABLE_GCOV build option

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #617 from mmicko/master

static link flag on main executable

static link flag on main executable

Add support for module instances.
Don't pad logical operands to one bit.
Use operand width and signedness in $reduce_bool.
Shift amounts are unsigned and shouldn't be padded.
Group "is invalid" with the wire declaration, not its use (otherwise it is incorrectly wired to 0).

Merge pull request #610 from udif/udif_specify_round2

More specify/endspecify fixes

Merge pull request #614 from udif/pr_disable_dump_ptr

Added -no_dump_ptr flag for AST dump options in 'read_verilog'

Added -no_dump_ptr flag for AST dump options in 'read_verilog'
This option disables the memory pointer display.
This is useful when diff'ing different dumps because otherwise the node pointers
makes every diff line different when the AST content is the same.

Merge pull request #1 from YosysHQ/master

merge with YosysHQ master

Add "verific -work" help message

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add Verific -work parameter

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fixed all known specify/endspecify issues, without breaking 'make test'.
Some the of parser fixes may look strange but they were needed to avoid shift/reduce conflicts,
due to the explicit parentheses in path_delay_value, and the mintypmax values without parentheses

Yosys can now parse https://github.com/verilog-to-routing/vtr-verilog-to-routing/blob/master/vtr_flow/primitives.v ,
(specify block ignored).
Must use 'read_verilog -defer' due to a parameter not assigned a default value.

Merge pull request #606 from cr1901/show-win

`show` pass `-format` and `-viewer` improvements on Windows

Merge pull request #608 from mmicko/master

Static builds and cross-compilation support

no -fPIC for any static build

respect DISABLE_ABC_THREADS if used

Enable propagating ARCHFLAGS

Added option to disable -fPIC on unsupported platforms

Added gcc-static for easier cross compilation

Merge pull request #575 from aman-goel/master

Adds -expose option to setundef pass

Revision to expose option in setundef pass

Corrects indentation

Simplifications and corrections

Merge pull request #3 from YosysHQ/master

Updates from official repo

Add "verific -set-<severity> <msg_id>.."

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Verific workaround for VIPER ticket 13851

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Update show pass documentation with Windows caveats.

Fix run_command() when using -format and -viewer in show pass.

A few minor enhancements to specify block parsing.
Just remember specify blocks are parsed but ignored.

Merge pull request #605 from mmicko/master

Changes for MXE configuration in order to compile

Changes for MXE configuration in order to compile

Merge pull request #573 from cr1901/msys-64

Add support for 64-bit builds using msys2 environment, use msys-provided `libpthread`.

Merge pull request #591 from hzeller/virtual-override

Consistent use of 'override' for virtual methods in derived classes.

Merge pull request #590 from hzeller/remaining-file-error

Fix remaining log_file_error(); emit dependent file references in new…

Merge pull request #576 from cr1901/no-resource

Gate POSIX-only signals and resource module to only run on POSIX Pyth…

Merge pull request #592 from japm48/master

fix basys3 example

Merge pull request #513 from udif/pr_reg_wire_error

Add error checking for reg/wire/logic misuse - PR now passes 'make test' (plus a new test)

Merge pull request #562 from udif/pr_fix_illegal_port_decl

Detect illegal port declaration, e.g input/output/inout keyword must …

Fix use of signed integers in JSON back-end

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #602 from litghost/add_eblif_extension

Map .eblif extension as blif.

Map .eblif extension as blif.

Signed-off-by: litghost <537074+litghost@users.noreply.github.com>

Fixed use of char array for string in blifparse error handling

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #596 from litghost/extend_blif_parser

#565 Add BLIF parsing support for .conn and .cname

Report error reason on same line as syntax error.

Signed-off-by: litghost <537074+litghost@users.noreply.github.com>

Merge pull request #600 from jpathy/patch-1

Use `realpath`

Merge pull request #599 from kbeckmann/kbeckmann/fix_readme_quotes

readme: Fix formatting of a keyword

Use `realpath`

Use `os.path.realpath` instead to make sure symlinks are followed. This is also required to work for nix package manager.

readme: Fix formatting of a keyword

Single quotes were used instead of backticks leading to
incorrect formatting.

Use log_warning which does not immediately terminate.

Add BLIF parsing support for .conn and .cname

fix basys3 example

Added `CONFIG_VOLTAGE` and `CFGBVS` to constraints file
to avoid warning `DRC 23-20`.

Added `open_hw` needed for programming.

Verific: Produce errors for instantiating unknown module

Because if the unknown module is connected to any constants, Verific will
actually break all constants in the same module, even if they have nothing
to do structurally with that instance of an unknown module.

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add missing <deque> include (MSVC build fix)

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Upodate ABC to git rev ae6716b

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Add missing -lz to MXE build

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Consistent use of 'override' for virtual methods in derived classes.

o Not all derived methods were marked 'override', but it is a great
  feature of C++11 that we should make use of.
o While at it: touched header files got a -*- c++ -*- for emacs to
  provide support for that language.
o use YS_OVERRIDE for all override keywords (though we should probably
  use the plain keyword going forward now that C++11 is established)

Fix remaining log_file_error(); emit dependent file references in new line.

There are some places that reference dependent file locations ("this function was
called from ..."). These are now in a separate line for ease of jumping to
it with the editor (behaves similarly to compilers that emit dependent
messages).

Merge pull request #586 from hzeller/more-sourcepos-logging

Convert more log_error() to log_file_error() where possible.

Convert more log_error() to log_file_error() where possible.

Mostly statements that span over multiple lines and haven't been
caught with the previous conversion.

Merge pull request #585 from hzeller/use-file-warning-error

Use log_file_warning(), log_file_error() functions

Use log_file_warning(), log_file_error() functions.

Wherever we can report a source-level location.

Merge pull request #584 from hzeller/provide-source-location-logging

Provide source-location logging.

Provide source-location logging.

o Provide log_file_warning() and log_file_error() that prefix the log
  message with <filename>:<lineno>: to be easily picked up by IDEs that
  need to step through errors.
o Simplify some duplicate logging code in kernel/log.cc
o Use the new log functions in genrtlil.

Add async2sync pass

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Merge pull request #2 from YosysHQ/master

Merging with official repo

Fix handling of eventually properties in verific importer

Signed-off-by: Clifford Wolf <clifford@clifford.at>

Fix verific -vlog-incdir and -vlog-libdir handling

Signed-off-by: Clifford Wolf <clifford@clifford.at>