radeon/llvm: Add support for v4f32 stores on R600

radeon/llvm: Add support for i8 reads on R600

radeon/llvm: Expand vector fadd and fmul on R600

radeon/llvm: Add optimization for FP_ROUND

radeon/llvm: Replace AMDGPU pow intrinsic with the llvm version

i965/blorp: Fix narrowing warnings.

Blorp has to convert rectangle coordinates from integers to floats in
order to send them down the GPU pipeline.  Recent versions of GCC
issue a warning for this, since a float is not capable of precisely
representing all possible 32-bit integer values.  Suppress the warning
with an explicit type cast in the case of blorp, since rectangle
coordinates will never be large enough to cause a loss of precision.

Reviewed-by: Eric Anholt <eric@anholt.net>

i965: Remove brw_set_predicate_inverse(p, true) from scratch offset code

Given that it exists between a push/pop of instruction state, this call
can only affect the MOV or ADD instruction generated just below it.
Neither of those instructions are predicated, so it makes no sense to
ask for the inverse predicate.

This fixes grumblings from the simulator debugger, which was
complaining about an invalid predicate.

Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>
Reviewed-by: Paul Berry <stereotype441@gmail.com>
Reviewed-by: Eric Anholt <eric@anholt.net>

mesa: Don't override S3TC internalFormat if data is pre-compressed.

Commit 42723d88d intended to override an S3TC internalFormat to a
generic compressed format when the application requested online
compression of uncompressed data.  Unfortunately, it also broke
pre-compressed textures when libtxc_dxtn isn't installed but the
extensions are forced on.

Both glCompressedTexImage2D() and glTexImage2D() call teximage(), which
calls _mesa_choose_texture_format(), hitting this override code.  If we
have actual S3TC source data, we can't treat it as any other format, and
need to avoid the override.

Since glCompressedTexImage2D() passes in a format of GL_NONE (which is
illegal for glTexImage), we can use that to detect the pre-compressed
case and avoid the overrides.

Fixes a regression since 42723d88d370a7599398cc1c2349aeb951ba1c57.

NOTE: This is a candidate for the 9.0 branch.

Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>
Reviewed-by: Ian Romanick <ian.d.romanick@intel.com>
Reviewed-and-tested-by: Jordan Justen <jordan.l.justen@intel.com>

i965/blorp: Add support for blits between SRGB and linear formats.

Fixes colorspace issues in L4D2 when multisampling is enabled (the
scene was far too dark, but the flashlight area was way too bright).

The nVidia and AMD binary drivers both allow this kind of blit.

NOTE: This is a candidate for the 9.0 branch.

Reviewed-by: Paul Berry <stereotype441@gmail.com>
Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>

mesa: Ignore SRGB when determining compatible resolve formats.

MSAA resolves and other blit-like operations ignore SRGB state anyway,
so we should be able to safely allow resolves between compatible
SRGB/linear formats like SRGBA8 and RGBA8888.

This matches the behavior of the nVidia and AMD binary drivers.

Fixes completely black rendering when using multisampling in L4D2.

NOTE: This is a candidate for the 9.0 branch.

Reviewed-by: Paul Berry <stereotype441@gmail.com>
Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>

docs: update some more FAQs

v2: remove mention of XFree86

Reviewed-by: Brian Paul <brianp@vmware.com>

docs: remove utility.html

This page is very old and some of the links are dead.

Reviewed-by: Brian Paul <brianp@vmware.com>

docs: remove science.html

This page is very old and some of the links are dead.

Reviewed-by: Brian Paul <brianp@vmware.com>

docs: remove modelers.html

This page is very old and some of the links are dead.

Reviewed-by: Brian Paul <brianp@vmware.com>

docs: remove libraries.html

This page is very old and some of the links are dead.

Reviewed-by: Brian Paul <brianp@vmware.com>

docs: remove games.html

This page is very old and some of the links are dead.

Reviewed-by: Brian Paul <brianp@vmware.com>

docs/contents: add autoconf.html link

make it easier to find the docs/autoconf.html site

Reviewed-by: Brian Paul <brianp@vmware.com>

docs: convert last traces of progs to mesa/demos repository

v2: fix typo

Reviewed-by: Brian Paul <brianp@vmware.com>

docs: add IRC info

Reviewed-by: Brian Paul <brianp@vmware.com>

docs/egl: improve markup

replace unordered list <ul> with defined list <dl>

Reviewed-by: Brian Paul <brianp@vmware.com>

docs/autoconf: improve markup

replace unordered list <ul> with defined list <dl>

Reviewed-by: Brian Paul <brianp@vmware.com>

docs/autoconf: remove obsolete demo options

removed with commit 56c3cce2a199f7f79a48d7633431e1e80fcd4ba2
two years ago

Reviewed-by: Brian Paul <brianp@vmware.com>

docs: improve quality of gears.png

Reviewed-by: Brian Paul <brianp@vmware.com>

gallium: mention PIPE_TIMEOUT_INFINITE in the fence_finish() comment

llvmpipe: fix overflow bug in total texture size computation

v2: use uint64_t for the total_size variable, per Jose.

Also add two earlier checks for exceeding the max texture size.
For example a 1K^3 RGBA volume would overflow the lpr->image_stride
variable.

Use simple algebra to avoid overflow in intermediate values.
So instead of "x * y > z" use "x > z / y".

This should work if we happen to be on a platform that doesn't have
64-bit types.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

r600g/llvm: rs780/rs880 are r600 asics

Signed-off-by: Alex Deucher <alexander.deucher@amd.com>

mesa: Allow glGetTexParameter of GL_TEXTURE_SRGB_DECODE_EXT

This was already (correctly) supported for glGetSamplerParameter paths.

NOTE: This is a candidate for stable branches.

Signed-off-by: Ian Romanick <ian.d.romanick@intel.com>
Reviewed-by: Brian Paul <brianp@vmware.com>

r300/compiler: Use precomputed q values in the register allocator

r300g: Init regalloc state during context creation

Initializing the regalloc state is expensive, and since it is always
the same for every compile we only need to initialize it once per
context.  This should help improve shader compile times for the driver.

r300/compiler: Don't create register classes for inputs

ra: Add q_values parameter to ra_set_finalize()

This allows the user to pass precomputed q values to the allocator.

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

ra: Clarify usage of ra_set_node_reg()

Reviewed-by: Kenneth Graunke <kenneth@whitecape.org>

r600g: Invalidate texture cache when creating vertex buffers for compute v2

Compute shaders fetch data from vertex buffers via the texture cache, so
we need to make sure the texture cache is flushed.

v2:
  - Fix rebase mistake
  - Fix spelling in comment

Reviewed-by: Marek Olšák <maraeo@gmail.com>

r600g: Use LOOP_START_DX10 for loops

LOOP_START_DX10 ignores the LOOP_CONFIG* registers, so it is not limited
to 4096 iterations like the other LOOP_* instructions.  Compute shaders
need to use this instruction, and since we aren't optimizing loops with
the LOOP_CONFIG* registers for pixel and vertex shaders, it seems like
we should just use it for everything.

Reviewed-by: Marek Olšák <maraeo@gmail.com>

r600g: Set the correct value of COLOR*_DIM for RATs

For buffers (which is what is being used for RATs), the
COLOR*_DIM.WIDTH_MASK field needs to be set to the low 16-bits of the
buffer size, and the COLOR*_DIM.HEIEGHT_MAX needs to be set to the
high bits.

Reviewed-by: Marek Olšák <maraeo@gmail.com>

r600g: Make sure to initialize DB_DEPTH_CONTROL register for compute

The kernel CS checker will fail if this register is not initialized.

Reviewed-by: Marek Olšák <maraeo@gmail.com>

r600g: Add some comments and debug printfs to compute code

Reviewed-by: Marek Olšák <maraeo@gmail.com>

r600g: Add missing break to case statement

radeon/llvm: Emit ISA for ALU instructions in the R600 code emitter

Signed-off-by: Tom Stellard <thomas.stellard@amd.com>

radeon/llvm: Only support 512 constant registers on R600

This is necessary upcoming encoding changes, since we will only be
using 9-bits for register encoding.

docs: update faq

docs: update sourcetree

- add OpenCL state tracker Clover

- add XvMC state tracker

- remove progs
  directory got moved into its own repository mesa/demos

- remove vf
  directory removed with abda64efce73c18d49c74

docs: remove obsolete r300c traces

Revert "mesa: consolidate subtexture x/y/width/height error checking code"

This reverts commit 5b807400a87d5efefc481017eb420b772933e1da.

accidentally pushed.

Revert "more comment"

This reverts commit 5205db6a7ce623a7fca72e6dc6391bd12be3f6aa.

accidentally pushed

Revert "mesa: clean-up and fix glCompressedTexSubImage error checking"

This reverts commit 0c67fe5d2dc6d8066fc23c39184d9614abf63992.

accidentally pushed.

docs: fix "Cppyright" typo

mesa: clean-up and fix glCompressedTexSubImage error checking

more comment

mesa: consolidate subtexture x/y/width/height error checking code

This is the code that checks if a subtexure region is aligned to the
compressed format's block size.

docs: remove obsolete target attribute

docs: news.html is the new index.html

docs: remove obsolete frame layout

docs: add new iframe layout

docs/news: linkify some active links

docs/news: deactivate dead links

I have left the links as <code> elements for the purpose of
documentation.

docs/news: drop redundant link

docs/news: update link

docs/news: remove link to a non-existent page

docs: fix some issues in relnotes

improve markup
fix link to relnotes-9.0
add missing relnotes links

docs/devinfo: fix typo

winsys/radeon: fix relocs caching

Don't cache pointers to elements of reallocatable array.
In some circumstances it caused false cache hits resulting in incorrect
command stream and gpu lockup.

Note: This is a candidate for the stable branches.

Signed-off-by: Vadim Girlin <vadimgirlin@gmail.com>
Reviewed-by: Marek Olšák <maraeo@gmail.com>

radeon/llvm: Add a fdiv pattern.

Reviewed-by: Tom Stellard <thomas.stellard at amd.com>

radeon/llvm: reserve also corresponding 128bits reg

Reviewed-by: Tom Stellard <thomas.stellard at amd.com>

docs: drop obsolete sourceforge link

Signed-off-by: Brian Paul <brianp@vmware.com>

softpipe: implement the new can_create_resource() function

And define a SP_MAX_TEXTURE_SIZE value as we do in llvmpipe.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

llvmpipe: implement the new can_create_resource() function

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

st/mesa: implement new proxy texture code

If the gallium driver implements the can_create_resource() function, call
it to do proxy texture size checks.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

gallium: add new pipe_screen::can_create_resource() function

Used to implement proxy textures.  If a gallium driver doesn't implement
this function we'll just continue to use the core Mesa fallback code.

Without this hook we really have no good way to implement OpenGL proxy
textures with gallium drivers.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

mesa: take cube faces into account in _mesa_test_proxy_teximage()

There will always be six cube faces so take that into consideration when
computing the texture size and comparing against the limit.

mesa: handle GL_PROXY_TEXTURE_CUBE_MAP in _mesa_num_tex_faces()

llvmpipe: set max cube texture size to 4K x 4K

Before, the limit was 8K.  For 32-bit RGBA that would be require 1.5 GB
of memory (w/out mipmaps).  That's well beyond the LP_MAX_TEXTURE_SIZE
of 1GB.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

mesa: move/fix levels check for glTexStorage()

Fix copy&paste error and move min levels check closer to max levels check.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

mesa: rewrite glTexStorage() code

Simplify the code and make it more like the other glTexImage commands.
Call _mesa_legal_texture_dimensions() to validate width, height, depth.
Call ctx->Driver.TestProxyTexImage() to make sure texture is not too large.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

mesa: rework texture size error checking

There are two aspects to texture image size checking:
1. Are the width, height, depth legal values (not negative, not larger
   than the max size for the mipmap level, etc)?
2. Is the texture just too large to handle?  For example, we might not be
   able to really allocate memory for a 3D texture of maxSize x maxSize x
   maxSize.

Previously, we did (1) via the ctx->Driver.TestProxyTextureImage() hook
but those tests are really device-independent.  Now we do (2) via that
hook since the max texture memory and texture shape are device-dependent.

Also, (1) is now done outside the general texture parameter error checking
functions because of the special interaction with proxy textures.  The
recently introduced PROXY_ERROR token is removed.

The teximage() and copyteximage() functions are bit simpler now (less
if-then nesting, etc.)

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

mesa: refactor _mesa_test_proxy_teximage() code

Basically, move the body into a new _mesa_legal_texture_dimensions() function.
More refactoring to come.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

mesa: move glTexImage 'level' error checking

Move level checking out of _mesa_test_proxy_teximage() and into
the other error-checking functions.

Reviewed-by: Jose Fonseca <jfonseca@vmware.com>

mesa: change create_version_string() return type to void

Fixes "warning: no return statement in function returning non-void"

glsl: make _mesa_builtin_uniform_desc static

I can't see any reason this is global (unless for debugging)

Reviewed-by: Matt Turner <mattst88@gmail.com>
Signed-off-by: Dave Airlie <airlied@redhat.com>

radeon/llvm: Inital flow control support for SI

This adds basic flow control support for If-Then-Else blocks using
predicates (stored in the EXEC register) and a predicate stack for
nested flow control.

r600g: Close a memory leak of llvm byte streams

No regressions found in the tests of opencl-example/run_tests.sh.

Signed-off-by: Xinya Zhang <zxy_thf@hotmail.com>
Signed-off-by: Tom Stellard <thomas.stellard@amd.com>

radeon/llvm: Fix unused variable warning

radeon/llvm: Move kernel arg lowering into R600TargetLowering class

main/version: consolodate version string creation for ES/Desktop GL

Signed-off-by: Jordan Justen <jordan.l.justen@intel.com>
Reviewed-by: Chad Versace <chad.versace@linux.intel.com>

i965: Stop putting 8 NOPs after each prorgam.

As far as I can see, the intention of the requirement that we do so is to
prevent instruction prefetch from wandering out into either unmapped memory or
memory with a different caching type, and hanging the chip.  The kernel makes
sure that the page after your BO has a valid page of the same caching type,
which meets this requirement, so there's no need to waste space between our
programs (and in instruction cache) on this.

Saves another 9kb instructions in l4d2 shaders.

Acked-by: Kenneth Graunke <kenneth@whitecape.org>

i965: Test instruction compaction on gen7

i965: Add support for instruction compaction on Gen7.

Reduces l4d2 program size from 1195kb to 919kb.  Improves performance by 0.22%
+/- 0.11% (n=70).

v2: Rebase on compaction v2, fix up flag reg handling (by anholt).
v3: Fix uncompaction of the flag register number.

Signed-off-by: Kenneth Graunke <kenneth@whitecape.org>

i965: Support instruction compaction between control flow.

Reviewed-by: Paul Berry <stereotype441@gmail.com>

i965: Add support for instruction compaction.

This reduces program size by using some smaller encodings for common bit
patterns in the Gen ISA, with the hope of making programs fit in the
instruction cache better.

v2: Use larger bitshifts for the uncompressed field setups, in line with the
    way it's described in the spec.  Consistently name a brw_compile "p" like
    all other code.  Add a couple more tests.  Consistently call things
    "compacted" not "compressed" (which is a different feature).  Drop the
    explicit check for not compacting SENDs, which is unjustified and already
    implied by our lack of support for immediate values.

Reviewed-by: Paul Berry <stereotype441@gmail.com>

i965: Prepare the break/cont uip/jip setting for compacted instructions.

The first cut at instruction compaction won't compact things that
would change control flow jump distances, but we do need to still be
able to walk the instruction stream, which involves jumping by 8 or 16
bytes between instructions.

Reviewed-by: Paul Berry <stereotype441@gmail.com>

i965: Move program dump to a helper function in brw_eu.c.

It's going to get more complicated when we do instruction compaction.  This
also introduces putting the program offset in the output.

v2: Use next_insn_offset in brw_get_program(), too.

Reviewed-by: Paul Berry <stereotype441@gmail.com>

i965: Make a linkable library for the contents of i965_dri.so.

To do unit testing of i965, we want to be able to link against the
driver's symbols and prod them.  If we don't have a separate lib from
our loadable module, libtool gets super whiny.

Acked-by: Paul Berry <stereotype441@gmail.com>

dri: Reuse dri_test.c for stub glapi symbols for unit testing.

This file is used to provide stubs for the link test in gallium dri drivers.
But the same stubs without the main can be used for making unit tests for code
in a dri driver.

Acked-by: Paul Berry <stereotype441@gmail.com>

i965: Clear brw_compile on setup.

I noticed in valgrind that p->single_program_flow was used while
uninitialized.  Everything else zeroed out brw_compile, but this is better
API.

Reviewed-by: Paul Berry <stereotype441@gmail.com>

docs: remove obsolete mesa subset documentation

Reviewed-by: Brian Paul <brianp@vmware.com>

radeon/llvm: Match integer add/sub for SI.

Signed-off-by: Michel Dänzer <michel.daenzer@amd.com>
Reviewed-by: Tom Stellard <thomas.stellard@amd.com>

radeon/llvm: Complete integer comparison patterns for SI.

Signed-off-by: Michel Dänzer <michel.daenzer@amd.com>
Reviewed-by: Tom Stellard <thomas.stellard@amd.com>

radeon/llvm: Match AMDGPUfract on SI.

Signed-off-by: Michel Dänzer <michel.daenzer@amd.com>
Reviewed-by: Tom Stellard <thomas.stellard@amd.com>

radeon/llvm: Match int_AMDGPU_floor for SI.

Signed-off-by: Michel Dänzer <michel.daenzer@amd.com>
Reviewed-by: Tom Stellard <thomas.stellard@amd.com>

radeon/llvm: Match vector logical operations on SI.

Signed-off-by: Michel Dänzer <michel.daenzer@amd.com>
Reviewed-by: Tom Stellard <thomas.stellard@amd.com>